在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Layout2019

[调查] 项目中功率管连线方式,欢迎大家踊跃参与

[复制链接]
发表于 2024-11-15 11:16:03 | 显示全部楼层


wanchengchen 发表于 2024-7-24 14:05
load完用不了 按了5没反应


脚本运行不了

发表于 2024-11-19 10:55:26 | 显示全部楼层


直接使用这个方法会出现off grid 问题   后面找到的是可以使用脚本解决
发表于 2024-12-27 18:26:56 | 显示全部楼层
如何解释这些方式的优劣呢
发表于 2025-1-18 22:00:14 | 显示全部楼层
感谢分享
发表于 2025-3-6 16:15:38 | 显示全部楼层
各有好处,要结合各方面因素来看。
发表于 2025-3-18 16:29:25 | 显示全部楼层


wyg8871 发表于 2024-5-22 16:42
pad在mos上采用3,
底层金属采用2,
top metal采用1



发表于 2025-4-5 19:46:17 | 显示全部楼层


wyg8871 发表于 2024-5-22 16:42
pad在mos上采用3,
底层金属采用2,
top metal采用1


pad怎么打在mos上啊?,意思是pad层只由顶层金属构成吗?
发表于 2025-4-7 09:40:37 | 显示全部楼层


belle_ 发表于 2025-4-5 19:46
pad怎么打在mos上啊?,意思是pad层只由顶层金属构成吗?


PGA BGA封装的pad大多不都在mos上吗,pad只是大块金属开窗,你理解的应该是IO和PAD一起的吧,BUCK的pad一般都是放本身的powermos上,LDO的pad看需要
发表于 7 天前 来自手机 | 显示全部楼层
topmetal
mmexport1744165268198.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-17 09:35 , Processed in 0.027442 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表