设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (468) |订阅

Layout讨论区 今日: 1 |主题: 12518|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] schematic用NC-verilog 生成netlist，单管会带pin描述，而门级的cell则只是net描述，是因为什么 新人帖 attach_img 陪伴陪伴 2021-11-3 62085 im2058 2025-1-8 15:00
悬赏 [求助] 各位大佬，求问ESD放电金属环的宽度是依据什么确定多宽的，拜谢了！！！ - [已解决]  ...2 jessiann 2024-3-16 142569 ZGP123456 2025-1-8 12:07
[求助] cadence在run pex提取寄生参数时，出现undefined layer name parameter 知足0824 2017-8-16 97361 KAKOII 2025-1-8 11:41
[求助] 下载tsmc28nm对电脑性能有要求吗？ qq2528119899 2025-1-7 1248 In-lucky 2025-1-8 09:08
[求助] 版图后仿结果提取R+C和只提取C以及只提取R是一样的 新人帖 wulabear 2024-10-14 5657 hxj382125921 2025-1-8 08:30
[求助] 有在欧洲做layout工程师的吗？  ...2 orientview 2024-12-8 121508 190993300 2025-1-8 07:59
[求助] 怎么用skill去除schematic中的多余线头？ attach_img  ...2 yanpflove 2019-1-25 137769 SoloMemory 2025-1-7 23:16
[求助] PDK初始化失败 新人帖  ...2 MR.Zhuo 2024-12-31 14574 lwweb 2025-1-7 22:56
[求助] AMS仿真报错问题 Ws、nianshao 2023-9-7 31180 陈阿长 2025-1-7 19:37
[求助] 请教：如何在启动virtuoso时一块加载自己的display.drf文件 新人帖 attach_img  ...2 IC_hurt 2022-11-9 197198 qin1900 2025-1-7 18:33
[求助] 画版图时用nwell框住pmos时 有一部分会有黄色叉号 是怎么回事 新人帖 zjkjlu 2025-1-7 6378 zjkjlu 2025-1-7 18:30
[求助] smic11工艺中如何做好隔离？ shippo 2024-12-30 4393 bubushenghua 2025-1-7 18:21
[求助] design rule文件中 Device Layout Truth Table和Mask Truth Table解读 mimmimhu 2025-1-7 5346 mimmimhu 2025-1-7 17:12
[讨论] virtuoso有中文语言包吗？ 脑子疼 2024-11-28 3502 脑子疼 2025-1-7 17:03
[原创] JDV（JOB deck view）需要检查的几个点  ...234 ccn87569214 2023-1-30 3114213 xm6webn 2025-1-7 16:36
[资料] 人类高质量芯片工程师的那些“黑话” attachment  ...234 591954064 2023-3-17 338939 qin1900 2025-1-7 15:26
[求助] 提参某名少了两个管脚，后仿报错，求助各位大佬怎么解决 pormisingzz 2025-1-7 3189 pormisingzz 2025-1-7 14:46
[求助] 有没可以在top画完之后，自动一键在空余的地方加满Ptap的skill？ yyds760152 2024-12-26 8681 yyds760152 2025-1-7 14:31
[讨论] update 使用风险使用需谨慎啊 attach_img 脑子疼 2025-1-6 8605 이지은 2025-1-7 11:47
[求助] SMIC12SF process Fin layer 怎么一键铺满整个layout? 做个有芯人 2024-12-30 5418 本征半导体 2025-1-7 10:18
[求助] 关于fuse的几点疑惑  ...2 陈卫霖 2024-11-12 101099 陈卫霖 2025-1-7 08:38
[求助] virtuoso617里怎么更换设计库的技术库 新人帖  ...2 AKA西界 2021-12-3 126054 RF小白 2025-1-7 00:27
[求助] 先进工艺的PERC流程检查ESD问题，报错的问题必须全部清掉吗？MPW学术使用，不量产 attach_img  ...23 Sarahlln 2022-10-17 238624 Hrank 2025-1-6 19:43
[求助] layout中Highlight某层金属时Dummyblock也会点亮 新人帖 zhaort 2025-1-6 3245 XPangZI 2025-1-6 18:17
[求助] 版图求捞  ...23456..7 吃掉鲨鱼的人 2023-5-11 6312452 我本是高山 2025-1-6 17:04
[求助] cascode电流镜结构匹配 新人帖 attach_img  ...2 小白designer 2024-6-7 173172 红色舞蹈鞋 2025-1-6 16:40
[求助] 做LVS时LVS OPTION里面gate选项的问题 attach_img  ...23 tanghaixia 2014-4-3 2712534 ncash0933 2025-1-6 15:21
悬赏 [求助] 请问有人使用过cadence自带的Voltus-Fi软件吗 - [悬赏 30 信元资产]  ...2 Curacao 2022-10-31 174738 独白。 2025-1-6 14:45
悬赏 [求助] virtuoso怎么给器件名批量加前缀，比如M3217，改成MM3217加个M - [悬赏 50 信元资产] cjl2354 2024-12-30 7631 luwang 2025-1-6 14:29
[求助] bulk跟psub跟pwell区别是什么  ...2 闯关羊大侠 2023-6-1 136157 百无聊赖 2025-1-6 14:17
[求助] cmos工艺电阻和电容都有哪些类型？各种类型的区别？ attach_img  ...2 2213789220 2015-6-5 1716594 disyukili 2025-1-6 13:43
[讨论] 晶体管手征值的问题 tfangli1234 2012-8-28 74525 ncash0933 2025-1-6 13:14
[求助] IO上，一个nmos放在悬空的Nwell里，有什么好处吗？ attach_img  ...2 twoyyf 2013-6-13 1911136 ncash0933 2025-1-6 13:11
[求助] 请教LVS遇到的问题 新人帖 attach_img MoyuKnight 2025-1-5 7352 MoyuKnight 2025-1-6 12:37
[求助] 小白请问，调出来的mos管一些layer是什么意思 attach_img  ...2 一个很酸的李子 2020-4-27 125468 C7cgff 2025-1-6 11:25
下一页 »
1 ...3456789101112... 358下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-4 09:44 , Processed in 0.017496 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块