Design 中metal 为什么要设置text layer 和mark layer

csza · 发表于 2022-12-29 18:20:08

您需要登录才可以下载或查看，没有账号？注册

x

超级萌新求助，今天看份资料，看到不同工作电压下的metal要给到layer去让DRC识别，我的理解是可以加入mark layer 去识别，但是看资料同时要求给text layer或者lable？，请问这是为什么？两者区别是什么？另外net 具体是指什么？半导体萌新，请各位大神指教啊。

wind_able · 发表于 2022-12-30 10:46:34

你需要贴你看的资料的图，不然理解不了你的意思

csza · 发表于 2022-12-31 22:03:43

wind_able 发表于 2022-12-30 10:46
你需要贴你看的资料的图，不然理解不了你的意思

登录/注册后可看大图

csza · 发表于 2022-12-31 22:08:58

wind_able 发表于 2022-12-30 10:46
你需要贴你看的资料的图，不然理解不了你的意思

登录/注册后可看大图

这是资料的大概意思和图例。我的疑问是如果将M2,V2,M3 视为一根net，假如用作接1.8Vmos，那该net不是voltage就是恒定的1.8V吗？何来的voltage high，voltage low呢？

wind_able · 发表于 2023-1-3 09:53:53

csza 发表于 2022-12-31 22:08
这是资料的大概意思和图例。我的疑问是如果将M2,V2,M3 视为一根net，假如用作接1.8Vmos，那该net不是vol ...

你这个图我的理解是：连线跨过了不同的voltage marker层，该连线就会有high和low之分；如果只跨过了1.8v的marker层，那应该才会被认为只有1.8v

喃艺 · 发表于 2024-6-24 16:50:10

前辈您好，我在看smic库的DRC，也报出来了这一条violation,可是我不太明白这条rule是需要我们做什么呢？

cyt_swy · 发表于 2024-6-25 09:33:50

metal 上的电压取决于所接device的工作状态，可以去跟designer了解device的工作电压范围

[求助] Design 中metal 为什么要设置text layer 和mark layer