smic180bcd的hvbn要怎么做layout

yurunji

如题，电路里使用了N50_HVBN_CKT/N18_HVBN_CKT/P50_HVBN_CKT/P18_HVBN_CKT；但是同时简单的数字模块用的就是普通的p18_ckt/n18_ckt这种；看过工艺剖面图之后，我认为应该在hvbn的器件外加一圈hvbn的ring，我在工艺库找到了hvbn_pocket这个pcell，看起来是hvbn的ring，那么在这种设计时，是不是应该所有的hvbn器件各自加guardring，然后在最外面加一圈这个hvbn_pocket，其他非hvbn器件放在hvbn_pocket外面？（一个奇怪的点，当前我没有加hvbn_pocket；就是各自加各自的guardring，但是还是能过lvs，是rule有问题吗？）

zly1006

理解的没错

yurunji

   

zly1006 发表于 2025-11-26 10:44
理解的没错

现在发现不加这个也能过lvs，我看symbol里没有hvbn这个端口，因为我以前做dnw的器件做法是最终加一个大的dnw把器件全包，但是如果没有dnw，lvs是有问题的，这个hvbn器件难道说只是加了hvbn ring性能更好，不加也不会出问题吗？

dcce

你应该看看design rule，，

HVBN器件最大的区别是下面有HVBN的埋层，HVBN ring只是纵向接触到HVBN，保证HVBN有稳定电位，同时横向分割P衬底；

你使用非HVBN器件能过LVS，是因为你过LVS的时候，电路也是非HVBN器件，实际上如果你想做隔离的话，电路上就该用HVBN器件，然后建一个HVBN的cell用来跑DRC、LVS时候临时调用。你现在能跑过就是因为没用HVBN器件，同时没画HVBN，现在你正确的加上HVBN环之后反而可能跑不过了（应该是这样的，我不太确定），如果能跑过的话，说明DRC、LVS不检查非HVBN器件是否放在HVBN区域（可能也能跑过？我没试过，没用过这个工艺，其它工艺的经验）。。

zly1006

   

yurunji 发表于 2025-11-26 11:03
现在发现不加这个也能过lvs，我看symbol里没有hvbn这个端口，因为我以前做dnw的器件做法是最终加一个大的 ...

你的意思是电路的管子是带hvbn,版图不带hvbn，也能过lvs?

陈腾腾

电路和版图都要加hvbn的pocket，hvbn的ring只是相当于接触，需要各器件加个底，器件才能完全被hvbn隔出来

石头遇见雪

pdk 里面有详细说明。18跟50的管子都能放到HVBN里面 为了更好的隔离噪声，跟管子类型没关系，不影响DRC，LVS

石头遇见雪

同时电路加不加后缀n18_ckt 跟n18_hvbn_ckt 没关系，但是选了HVBN这种类型的管子，记着要在电路设计的时候，就要把寄生二极管的symbol 带上.

lightnight

你看一下你lvs的layout的网表里这个器件被识别成哪种器件了。另外你去看下lvs的rule，里面有一些option的。不同的工艺这种情况的处理方法是不一样的