在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 贞生

[原创] 新人对模拟版图设计的心得总结

[复制链接]
发表于 2021-12-6 11:23:50 | 显示全部楼层
大一点的模块,我都是先清LVS的 这个有工作效率的提升吧
发表于 2022-2-11 15:38:35 | 显示全部楼层
感谢楼主的分享
发表于 2022-2-16 11:02:31 | 显示全部楼层
总结的很好 感谢分享
发表于 2022-2-22 16:47:22 | 显示全部楼层
能这么认真做总结的难能可贵呢
发表于 2022-5-19 21:42:45 | 显示全部楼层
感谢分享
发表于 2022-5-24 10:54:18 | 显示全部楼层


shou丷 发表于 2021-11-22 16:15
感觉都可,毕竟plan的时候已经清理完了DRC,一般不会再出现大问题,而LVS还不能保证不会有大改动 ...


万一DRC出现特殊层次的间距不够,外面面积又不允许时,岂不是白搞?
发表于 2022-5-24 14:15:46 | 显示全部楼层
学习
发表于 2022-5-31 10:00:28 | 显示全部楼层
学习了 谢谢
发表于 2022-6-30 17:13:59 | 显示全部楼层


825555056 发表于 2021-11-19 11:27
为啥都喜欢先lvs再drc


我一般是大致摆放放好后先来个DRC检查,避免出现后期小的但不好改或者会浪费很多时间的错误。

发表于 2022-7-1 09:17:04 | 显示全部楼层
半年总结得非常好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 02:47 , Processed in 0.031674 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表