新人对模拟版图设计的心得总结

bubushenghua

随时补充：
1.布局时，完成相同功能的MOS放在一起。只要把电源线和地线接充分即可。
2.布局时想着留出走线通道。
3.想办法将空间利用到极致。沟通：可以调整MOS的尺寸。
4.沟通：电容的下面是否可以放MOS、StdCell。
5.沟通：电路图中静态节点和动态节点。

bubushenghua

kingdomzhen 发表于 2024-1-19 16:27
布局间距按最小DRC规则吗？楼主对最小DRC规则有什么心得可以分享一下吗

最小DRC间距

1.考虑模块级的走线与TOP级走线。
2.模块内部有std_cell，可以走最小DRC间距。使能端EN、ENB等。数字直流信号线、数字交流信号线、模拟直流信号线、模拟交流信号线、敏感线等的处理。
3.模块内部的线如果关注寄生电容的话，就用高层，用最小，与其他信号线拉开至少其宽度的两倍间距。
4.数字直流：最小间距，最小线宽。
5.数字交流：最小线宽，间距大。
6.模拟直流：线宽大，间距大。
7.模拟交流：线宽大，间距大。
8.敏感线：屏蔽。用哪层屏蔽。间距多少。线宽多少。屏蔽方式。

yyaiyanzi

感谢分享

bubushenghua

bubushenghua 发表于 2024-7-14 16:04
随时补充：
1.布局时，完成相同功能的MOS放在一起。只要把电源线和地线接充分即可。
2.布局时想着留出走线 ...

1.如果MOS是对称放置的，那么这两组MOS从电源线上流过的电流也要基本一致。否则两边的寄生电阻会不一致。注意PIN的位置。2.模拟信号线禁止同层并排走线，尽量走直线。
3.电流很小的power mos的位置。放在中间位置。
4.模拟版图布局太紧凑，信号线走的很拥挤。
5.重要的MOS电源线，地线动动脑子。

bubushenghua

bubushenghua 发表于 2024-7-17 23:43
1.如果MOS是对称放置的，那么这两组MOS从电源线上流过的电流也要基本一致。否则两边的寄生电阻会不一致。 ...

6.动态节点，dummy mos的栅极禁止接到动态节点上。过一个电阻。仅代表个人观点。

shqcumtb

jiangnaner

谢谢分享

bubushenghua

bubushenghua 发表于 2024-7-14 16:04
随时补充：
1.布局时，完成相同功能的MOS放在一起。只要把电源线和地线接充分即可。
2.布局时想着留出走线 ...

BG_RTC:1P4M
一.floorplan



1）几个MOS管组成的两级运算放大器。第二级运算放大器也需要匹配。密勒电阻与电容靠近MOS管放置。
2）差分输入信号线拉开间距。
3）共模点加宽线。
4）向两个差分对管提供电流的MOS要匹配，放到ring的中间位置并且走线要完全对称。
5）Q0与Q1上的电阻要匹配放置。
6）供电的滤波电阻要靠近供电电源，滤波电容不需要。
7）三极管要做好匹配。
8）滤波电阻要靠近所要滤的那点电压。
9）电阻可调。

10)把需要出pin的MOS放到Block的边上.
二.走线
1.能尽量不跳线就不跳线。
2.跳线的话，一般是往高层跳线的。

3.跳线的时候，尽可能的多加孔。
4.模拟IP内部尽可能用底层金属。因为缩成本是从高层金属往下缩。
5.大片的MOS时，gate用M3竖向接。
6.出pin用M3
7.环上打满V12的孔。

安心丶

good！

suochuan121

学习了，谢谢楼主分享