在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 贞生

[原创] 新人对模拟版图设计的心得总结

[复制链接]
发表于 2023-10-9 14:01:46 | 显示全部楼层
学到了
发表于 2023-10-12 16:29:23 | 显示全部楼层


tuohong 发表于 2021-10-27 10:14
谢谢楼主的分享,学到了很多,非常感谢!


他说的自动打孔应该是快捷键“O”

发表于 2023-10-12 17:27:41 | 显示全部楼层


825555056 发表于 2021-11-19 11:27
为啥都喜欢先lvs再drc


因为老师傅都很自信
发表于 2023-10-13 10:46:20 | 显示全部楼层


Tracy-hey 发表于 2021-10-27 09:51
好帖!不过可以问下楼主自动打孔是需要加脚本嘛


不用,直接按O
发表于 2023-10-16 14:12:52 | 显示全部楼层
模拟版图设计
发表于 2023-10-20 22:29:41 | 显示全部楼层
谢谢分享
发表于 2023-10-22 15:04:26 | 显示全部楼层
新人一枚,学习经验
发表于 2023-10-30 16:13:56 | 显示全部楼层


、ELIte 发表于 2022-5-24 10:54
万一DRC出现特殊层次的间距不够,外面面积又不允许时,岂不是白搞?


这个倒是不会吧,特殊层次的DRC在plan结束时就应该清了吧,后续的连线报出的DRC一般不都是那些SPACE那些吗,
发表于 2023-10-31 20:24:44 | 显示全部楼层
谢谢分享
发表于 2023-11-1 11:36:07 | 显示全部楼层
14.高频时钟信号与静态电压尽量远离。

这一点是基于寄生电容引起串扰考虑的吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:45 , Processed in 0.023749 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表