SMIC 40 标准单元库中问题

一个很酸的李子

omityoung 发表于 2020-3-3 16:46
在lvs文件里加上 virtual connect name vdd vnw， virtual connect vss vpw。 应该就可以了 ...

万分感谢！我找时间试一下

Leon.sl

一个很酸的李子 发表于 2020-3-2 10:55
现在的一个问题就是，如果我跟着std cell这样画的话，是过不了LVS的。。因为提示是多个pmos/nmos的衬底接 ...

请问楼主解决了吗？请问提取寄生参数的时候需要把tapcell加上还是去掉呢？

lcjwowo

这个问题我前段时间也遇见了，我通过去修改cdl文件，把衬底接上去，最后lvs是没问题的，40nm标准库不提供衬底接触是为了节省面积，在top时再加上一个专门的衬底接触单元。

syxd2012

lcjwowo 发表于 2022-6-26 21:49
这个问题我前段时间也遇见了，我通过去修改cdl文件，把衬底接上去，最后lvs是没问题的，40nm标准库不提供衬 ...

您好，请问呢VPW和VNW该怎么处理呢，LVS一直过不了。我试过两种方法：1.把数字库.cdl文件中VPW和VNW不处理时，v2lvs -s0 VSS -s1 VDD -s SCC55NLL_HD_RVT_V2p0.cdl -v DIGITAL.v -oDIGITAL.spi转换为spi文件作为schematic netlist，在INNOVUS导出GDS文件，然后导入virtuoso做LVS，报了很多报了很多的关于VPW，VNW的错误。2.把数字库.cdl文件中VPW和VNW删除（替换为空格），v2lvs -s0 VSS -s1 VDD -s SCC55NLL_HD_RVT_V2p0.cdl -v DIGITAL.v -oDIGITAL.spi转换为spi文件作为schematic netlist，在INNOVUS导出GDS文件，然后导入virtuoso做LVS，报了很多的关于missing net和missinginstance的错误。

lcjwowo

syxd2012 发表于 2022-7-3 22:13
您好，请问呢VPW和VNW该怎么处理呢，LVS一直过不了。我试过两种方法：1.把数字库.cdl文件中VPW和VNW不处 ...

你备份一下数字库的.cdl文件，然后把VPW替换成VSS，VNW替换成VDD,后面的管子类型、W、L（换和你工艺库的一致，一般是字母的大小写），比如数字库给的格式是：XX21 CINN XOR CO VPW N11LL_CKT W=410.00n L=40.00n  ,修改成 XX21 CINN XOR CO VSS n11ll_ckt w=410E-9 l=40E-9 ,我用的是smic40nm，5141工作的。你试一下，有什么问题可以加我vx:lcjwowo ,希望能帮到你

syxd2012

syxd2012 发表于 2022-7-3 22:13
您好，请问呢VPW和VNW该怎么处理呢，LVS一直过不了。我试过两种方法：1.把数字库.cdl文件中VPW和VNW不处 ...

LVS已经解决，主要原因是布局布线时加了DECAP，LVS layout数据比.cdl文件多了instance的原因           

tyrant07

syxd2012 发表于 2022-7-4 16:45
LVS已经解决，主要原因是布局布线时加了DECAP，LVS layout数据比.cdl文件多了instance的原因           
...

请问是怎么解决的呀，重新后端综合了吗？

syxd2012

tyrant07 发表于 2023-6-29 15:35
请问是怎么解决的呀，重新后端综合了吗？

是的，不添加DECAP器件就可以了  

Noahyiyou

你的LVS能过不