在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (155) |订阅

后端讨论区 今日: 13 |主题: 22157|排名: 5 

[求助] virtuoso 中的芯片port和尺寸信息怎么导入innovus 新人帖 john_gao 2023-10-27 31167 john_gao 2024-2-21 10:38
[讨论] 该如何理解enable recovery and removel timing arcs zzjseu 2013-5-18 85100 beanspower 2024-2-20 22:22
[求助] 新手小白,在用innovus18.17版本做PR时route遇到问题 幽影 2024-2-20 1984 幽影 2024-2-20 18:27
[招聘] IC后端/验证工程师招聘(Marvell) 新人帖 attach_img gswyy 2019-5-20 22733 ysp111 2024-2-20 17:42
[求助] fc中有没有什么方法,在gui界面框选一个区域后,能显示这个区域的坐标范围呢 keymo 2024-2-20 0700 keymo 2024-2-20 15:22
[求助] vclp求助 新人帖 sy0123 2024-2-20 6999 sy0123 2024-2-20 14:17
[讨论] 上贴修改及补充 attach_img zhaohaoyang 2024-2-20 31020 newicing 2024-2-20 13:14
[求助] dftdrc中clockgatingcell的clock uncontrol的问题 attach_img  ...2 西顾 2022-4-6 114775 我要去NV數位 2024-2-20 11:20
[求助] dft mux问题 juniorm 2014-9-19 94241 我要去NV數位 2024-2-20 11:16
[求助] PTPX可以报某类cell的总体功耗吗? 马奔 2024-2-20 1703 马奔 2024-2-20 09:48
[求助] 使用def和lef提取寄生参数流程和使用全gds提取寄生参数流程,差距大吗。 uzljuljz 2024-2-6 11115 Lover_Momo 2024-2-20 09:01
[求助] PEX提取寄生,calibreview中正常器件的区域出现很多二极管,导致前后仿真差别巨大,求助.... 腐朽的青春99 2019-4-9 65062 xjun 2024-2-20 01:49
[求助] 关于false path的问题 又来长脑了 2024-2-19 3913 卷芯菜 2024-2-19 17:08
[求助] followpin违例 attach_img 打不出空白 2024-2-19 1917 jiexin01 2024-2-19 17:01
[求助] 请问DC带PAD综合时出现了很大的violation应该怎么解决?  ...2 mguo 2021-9-17 125741 upsidedown 2024-2-19 15:48
[求助] LS_INPWR_CONN fangwang85 2024-2-19 0997 fangwang85 2024-2-19 13:56
[求助] linux 终端的图标都叠在一起了 怎么把他们分开?【已解决】 attach_img sunhongwei 2024-2-19 51053 sunhongwei 2024-2-19 12:18
[求助] 大佬们 special wire of net vws&pin of cell 这个violation要怎么改 attach_img 打不出空白 2024-1-31 51228 卷芯菜 2024-2-19 10:43
[求助] smic55 starrc CCI 流程问题 attach_img uestc.chb1 2016-12-8 74799 adong2838 2024-2-18 15:38
[求助] 新手使用startRC遇到问题 求指教 zenyj 2016-2-23 33051 德布劳内 2024-2-18 13:53
[求助] DC lab1出错  ...2 东城的风 2024-2-13 162152 yuanpin318 2024-2-16 19:03
[求助] ICC中定义die坐标的问题 njyf4801 2017-11-13 43016 wangli_peking 2024-2-14 06:39
[求助] 后端设计中怎么IP满足阻抗要求 lixuhui112 2024-1-23 21129 skullrole 2024-2-6 18:57
[求助] formality pr后网表的问题 kyaaaa 2024-2-6 31256 kyaaaa 2024-2-6 16:43
[讨论] IC Compiler and IC Compiler II smc1017 2024-2-5 21395 smc1017 2024-2-6 16:38
[求助] hspice仿真时报 **error** stop simulation by signal = 6 仙电彭于晏 2022-11-8 22592 yh919 2024-2-6 14:58
[解决] 单元库特征化中,tie high和tie low单元的设置 智乐 2015-12-30 44195 anadesign 2024-2-6 14:53
[讨论] Flip Chip RDL routing marvin7746 2024-2-6 21715 marvin7746 2024-2-6 11:21
[原创] 半导体设备国产资源 新人帖 李小娟 2024-2-6 1722 jiangnaner 2024-2-6 09:54
[求助] Liberate AMS建库static mode下的full path simulation attach_img ringYY 2023-12-21 41312 ringYY 2024-2-6 00:27
[求助] Liberate AMS怎么配置spectre XPS ringYY 2023-9-11 21642 ringYY 2024-2-6 00:26
[求助] GlobalPreservePin功能 hmuing 2024-2-5 0679 hmuing 2024-2-5 10:12
[求助] 在virtuoso中新建库时,该如何导入数字库层信息 attach_img chaihanlin 2024-2-4 1874 chaihanlin 2024-2-4 18:49
[求助] 请教数字库里面的tieh / tielow cell的作用是什么?  ...2 motocser 2010-11-27 1422128 hjstrive 2024-2-4 18:13
[求助] DRC 问题:via1 和std cell 内部pin 对不齐 sunhongwei 2023-12-28 21196 sunhongwei 2024-2-4 17:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-19 11:53 , Processed in 0.031956 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块