如何根据sdc倒推时钟结构？

Backend_yancy · 发表于 2024-6-27 16:55:41

除了用verdi trace时钟结构外，只用前端提供的sdc，应该如何倒推时钟结构？跪求大佬教学，或者有没有这种文档？

flscut · 发表于 2024-6-27 20:59:51

Mark 一下

kk2009 · 发表于 2024-7-6 18:05:34

只需要查create_clock 和create_generated_clock就知道了每个clock的起点。
结合RTL就知道每个clock去了哪个模块。

Backend_yancy · 发表于 2024-7-11 16:30:45

kk2009 发表于 2024-7-6 18:05
只需要查create_clock 和create_generated_clock就知道了每个clock的起点。
结合RTL就知道每个clock去了哪 ...

后端无法查看rtl的情况呢？

corinwjx · 发表于 2024-7-12 14:46:45

try一下 galaxy constraint analyzer，提供clock network分析的功能

corinwjx · 发表于 2024-7-12 14:48:51

Backend_yancy 发表于 2024-7-11 16:30
后端无法查看rtl的情况呢？

看网表也一样的，时钟结构本身没什么复杂的逻辑，都是基本逻辑门

[求助] 如何根据sdc倒推时钟结构？