EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 5 |主题: 22295|排名: 7

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 73 74 75 767778 79 80 81 ... 637 / 637 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问calibre的哪些功能[如lv]可以识别版图中器件polygon吗	xingz 2024-4-15	2876	菜鸟一号 2024-4-15 14:02
[资料] cts,ccopt ...2	qtds1258 2022-7-21	124313	ICstudy_zhao 2024-4-15 13:36
[求助] reset如何建tree?	michli 2014-6-12	74677	on123ls 2024-4-15 11:16
[求助] IC	stupididiot 2024-4-13	01030	stupididiot 2024-4-13 18:59
[求助] ICC后抽取的verilog网表在通过calibre的v2lvs转换成cdl网表时，没有PIN的信息	Outerman2000 2023-7-7	32625	zekezang 2024-4-13 15:12
[原创] siliconsmart提sram lib问题	nudt_xu 2018-5-20	33164	tangec 2024-4-12 18:18
[求助] 关于siliconsmart对pmk特征化的问题	withpink 2014-12-22	65027	tangec 2024-4-12 18:15
[求助] IP出来的clock net的ndr设置	啵啵33 2024-2-22	61292	啵啵33 2024-4-12 17:52
[求助] Siliconsmart读取网表cdl文件报错	tangec 2024-4-12	01099	tangec 2024-4-12 17:11
[求助] 请问谁有star-rcxt提取spef教程 ...2	tieliangzi2 2011-7-19	1513757	千年白菜精 2024-4-12 13:52
[求助] INNOVUS打Stripe打不全是为什么？	淇水汤汤 2024-4-10	11355	youngdonh 2024-4-12 10:56
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？	Wade_ 2024-4-12	0744	Wade_ 2024-4-12 09:05
[求助] innovus 18的optDesign无法修复drv，there is no usable buffer or delay cell	伏黑甚尔 2024-4-11	21406	ywwuyifan 2024-4-12 09:04
[求助] virtuoso615，layout被误删，怎么找回	MrHlayout 2020-5-8	95511	weihao.yang 2024-4-11 16:09
[求助] 请问如何在sliconsmart 中生成 PVT条件不同的库？	食物 2021-2-8	93920	zhx_sm 2024-4-11 11:27
[求助] 键盘左边的alt键无法使用，但是右边的alt键可以，寻求解决办法。 - [悬赏 100 信元资产]	wangzhen6270 2024-4-10	41371	模拟后端的小白 2024-4-10 16:40
[求助] RedHawk联合仿真Flow与CPA/CTM的使用方法 - [悬赏 50 信元资产]	JasInShell 2024-4-7	12037	yizhen 2024-4-10 16:21
[求助] 求解starRC的rules.C/R文件如何转换为xRC的itf文件？	ebyee 2024-4-10	01145	ebyee 2024-4-10 15:47
[求助] set_dft_signal -timing设置	菜月艾米莉亚 2021-10-12	01621	菜月艾米莉亚 2024-4-10 15:39
[求助] SMIC40 LVS的问题 ...2	foxoon_lee 2020-2-6	167401	黄诚志 2024-4-9 17:38
[求助] INNOVUS pgnet 怎么转成signal net - [已解决]	wisywyx 2024-4-9	21571	wisywyx 2024-4-9 17:38
[求助] PSE，OSE TCD cell	XIDIANCAD2 2014-2-12	79012	hahaha~ 2024-4-9 17:33
[求助] 数字网表中standard cell的SUBCKT定义的port顺序跟从版图中抽取的顺序不一样。 - [悬赏 100 信元资产]	wangzhen6270 2024-4-9	51367	wangzhen6270 2024-4-9 17:32
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊	ZHZIC 2020-10-20	64440	追驰Chasing 2024-4-9 16:24
[解决] innovus 中ccopt_design出错，问题请教 ...2 3	zhaoyg03 2020-5-15	2915683	guan6115 2024-4-9 15:33
[求助] stdcell的tlef与pdk不匹配是否有影响	Hiroshi 2024-4-9	0713	Hiroshi 2024-4-9 15:30
[原创] 理想电源LVS时认为是电路断路	絮雨轩 2024-4-9	51242	fengrlove 2024-4-9 14:17
[求助] [k库请教] 关于K库，buffer的delay产生负值的问题 ...2	snakkewang 2017-10-1	1611183	芯之所想 2024-4-9 10:10
[求助] 求助，SMIC 40nmll工艺库如何使用 ...2 3 4	zeaprx 2018-3-20	3822574	jiangnaner 2024-4-8 18:24
[资料] 求t28中的pr的technology lef，只需要S家的TN28CLPR002S1 - [悬赏 50 信元资产]	Polaris、 2024-4-8	0965	Polaris、 2024-4-8 16:38
[求助] 【已解决】t28库中用于pr的technology lef在哪里	wdmzjjdeb 2024-2-14	41660	Polaris、 2024-4-8 16:12
[求助] calibre extraction LVS SPICE 中ICV CELL 怎么去掉让它直接提到管子级别	marsedes 2013-3-1	64991	lndxeb 2024-4-8 14:59
calibre中LVS-Hier中 HCELL穿透层次的问题 ...2	hxy687 2009-9-1	1621291	lndxeb 2024-4-8 14:54
[求助] IC617安装完成后不显示design window窗口名	ywang1999 2023-8-15	31458	都懵 2024-4-8 11:42
[求助] 综合 \| UPF问题	海狸先生0119 2023-4-4	93146	710466312 2024-4-8 10:47

1 ... 73 74 75 767778 79 80 81 ... 637 / 637 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 5 |主题: 22295|排名: 7

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 5 |主题: 22295|排名: 7

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 5 |主题: 22295|排名: 7