在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖

[讨论] 后仿sdf反标率较低

[复制链接]
发表于 2021-2-25 23:32:42 | 显示全部楼层


hafisher 发表于 2021-2-25 01:46
您好,可以请教您反标的命令是什么吗?我之前跑反标用的是ncverilog +neg_tchk +typical_delays +sdf_verbo ...


反标用 Verilog task $sdf_annotate 就可以了。 $sdf_annotate 是标准,在 Verilog LRM 里可以查到。
$sdf_annotate 可以放到 test bench 里。 下面是一个例子,供参考。
initial begin
   ...
   $sdf_annotate("/home/project/digital/adc_dig/pd/EXPORT/SDF/adc_dig_func_max.sdf", tb_dig_core.gen_adc_array[1].u_adc_dig,,"./adc_dig_sdf_max.log", "MAXIMUM");
   ...
end


发表于 2021-3-10 16:27:27 | 显示全部楼层


jake 发表于 2021-2-25 23:32
反标用 Verilog task $sdf_annotate 就可以了。 $sdf_annotate 是标准,在 Verilog LRM 里可以查到。
$s ...


非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 13:18 , Processed in 0.016348 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表