在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 344|回复: 1

[求助] SAR ADC后仿数字模块信号很差,幅值抬不到VDD

[复制链接]
发表于 2024-7-15 17:23:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SAR的数字部分的信号,后仿的高电平都达不到1.2V的DVDD,分析后发现后仿提参不提R就是正常的,问题应该出在这个“R”上。例如输入时钟信号的图1,上面是提R+C+CC,中间是提C+CC,下面是前仿真;

然后比较器的输入信号也是,不提R和前仿真一样波形正常,提了R波形也变得非常差。图2是提R的,图3是不提R的;

还有就是模拟部分的信号都很正常,但是和数字的DVDD和DVSS相接的信号都出现了上述问题,尤其是幅值抬不到DVDD。

小弟觉得可能是ir drop的问题?但是版图也铺了电源和地呀,还加了decap的mos电容,工艺是smic130的工艺。

现在没有任何头绪,希望站里的大佬们能指点一下小弟,谢谢各位!



图1:输入时钟信号

图1:输入时钟信号

图2:后仿提R

图2:后仿提R

图3:后仿不提R

图3:后仿不提R
 楼主| 发表于 2024-7-15 17:42:49 | 显示全部楼层
而且很奇怪的一点是模拟部分没有问题,数字部分却有问题,但是仿真的话模拟和数字的噪声应该还没有体现出来吧。因为我都是用一个vdc给的DVDD和AVDD,仿真器应该都是一样进行计算的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:07 , Processed in 0.016952 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表