设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 后仿真时反标sdf，ncverilog将负延迟设置为零 ...
12
返回列表 发新帖
楼主: yl5495

[求助] 后仿真时反标sdf，ncverilog将负延迟设置为零

[复制链接]
Jigh
发表于 2024-7-17 14:53:50 | 显示全部楼层
请问如何理解负延迟被eda工具设置为零对于setup来说更悲观对于hold来说更乐观了呢？
回复 支持 1 反对 0

举报

wyfcb98
发表于 2024-7-18 10:08:54 | 显示全部楼层
同问，个人理解负延迟被eda设置为0对于setup和hold来说约束条件都会变得更严苛
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:03 , Processed in 0.013311 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表