clock source 为什么不能定义在hierarchy pin上呢

jiazhang

回复 2# fman

[size=14.3999996185303px]13版的icc中，只要上面那个变量设置为true，就可以将clock source pin设置再hierachy pin上，那么此时工具又是如何计算这个pin之后net 的delay呢

zero_0

回复 11# jiazhang


    man一下这个variable最后一句就是了

jiazhang

回复 12# zero_0

It is for designs  with  clock sources or clock exceptions defined at hierarchical pins
    The clock source is assumed at a pin of the top-most buffer inserted by the tool



你说的是哪句，我man了之后，还是不太明白；

kgdvfhpfss

同问楼主，现在理解了吗，求解释一下

7OD

就是说软件会将最顶层插入的buffer作为时钟源计算延时

maki_h

我的理解是，假如一个module在你的block里面没有封装成macro，你PR过程中是直接对这个module进行flatten优化的，那么这个module在RTL里定义的pin呈现出来就是hierarchy pin
Clock不建议定义在hierarchy pin上，通常CTS要求时钟源必须是具有物理信息的点

t5234265

在pin后面接上一颗buf，然后定一在这颗buf 的 pin上，同时对buf设定don't touch。