icc2读verillog报错;;急！！求大佬帮忙

huangrenjun · 发表于 2024-7-10 18:29:08

我在ICC2读这个verilog文件的时候read_verilog -top $design "./gate/${design}.v"，会报syntax error这个错误但是我在dc里面读同样的verilog的时候，并用analyze命令分析 .v文件后，代码是没有error出现的，只有warning，但是在icc2会报语法错误，我看了错误报错的那一行语句是reg [7:0]a；，所以没有我认为不是我verilog文件的问题，所以我想请问是什么问题导致会出现这个错误,请高手指点