ET创芯网论坛(EETOP)

找回密码

  登录   注册  

搜帖子
汽车电子资料大全(下载奖励300信元)
收起/展开 收藏本版 (25) |订阅

FPGA/ASIC资料共享 今日: 8 |主题: 24179|排名: 3 

请上传附件分包大小设置到64M内
全局置顶 隐藏置顶帖 汽车电子资料大全(下载奖励300信元) attachment  ...23456..24 jackzhang 2019-10-10 23416095 thinking_man 1 小时前
全局置顶 隐藏置顶帖 《ADI参考电路》限时下载!奖励300信元! attachment  ...23456..27 jackzhang 2019-9-1 26430255 latestbadla 昨天 15:35
全局置顶 隐藏置顶帖 史上最全!超低功耗物联网方案资料下载(下载有奖励) attach_img  ...23456..18 jackzhang 2019-9-5 17638540 JCWANGZI 5 天前
全局置顶 隐藏置顶帖 【看好课送好书第一期】创芯大讲堂与机械工业出版社联合推出:看好课送好书精品活动 attach_img 创芯讲堂运营 2019-12-5 0333 创芯讲堂运营 2019-12-5 16:58
全局置顶 隐藏置顶帖 DLPC3478 控制器提供了连接用户电子产品和 DMD 的便捷接口,以高速、精确且高效地显示视... jackzhang 2019-10-31 01043 jackzhang 2019-10-31 16:10
  版块主题   
[资料] VCS-MX-2016.06 / Verdi-2015.09 百度云盘分享 attachment  ...23456..281 bestwonbin 2016-8-16 2805148014 lsx0117 2 小时前
[资料] chisel for design attachment  ...2 New lmz05 3 天前 11201 chinest2010 3 小时前
[资料] State Machine Coding styles for Synthesis attachment New iNostory 6 天前 6149 chinest2010 3 小时前
[资料] Synopsys_Vcs_Verdi_Spyglass的安装和破解 attachment  ...23456..10 cxa 2019-12-4 981471 zzxxddasic 4 小时前
[资料] UNIX.shell范例精解(第4版)中文版 attach_img qingjie597 2011-10-13 71343 pebay888 5 小时前
[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench attach_img  ...23456..55 yoof2000 2018-11-21 54812209 袁宏志 12 小时前
[资料] 奥本海姆数字信号处理第二版 attachment  ...2 staroad2013 2013-8-2 172502 hchen0730 昨天 21:35
[资料] 【ZYNQ】特权老师Xilinx ZYNQ资料 attachment  ...23456..13 suisuisi 2019-9-15 1201738 leonqin 昨天 21:05
[原创] 直接产生verilog的testbench的python脚本 attachment digest  ...23456..15 haimag 2012-2-7 14018363 dubu113 昨天 20:03
[原创] SAR ADC浙大毕业论文,适合入门 attachment  ...23456..13 kenpu_soc 2014-9-3 12110743 仁者成佛 昨天 19:58
[原创] 分享vcs2016和verdi2016下载链接 attachment  ...23456 Marvin.Liang 2018-1-15 503944 wangshengxia 昨天 19:31
[原创] 2010新书推介【Verilog HDL高级数字设计(第2版)】M D.Ciletti 著【英文清晰版】 attachment  ...23456..122 benemale 2011-1-3 121475327 gmailcc 昨天 19:04
[资料] 一本不错的VHDL入门教程 attachment  ...2 limin29 2011-5-5 141879 gloll 昨天 17:53
[资料] 10-Gigabit Ethernet MAC 内有说明文件ethernet_10G attachment  ...23456..7 finelei2002 2010-8-8 605185 猫猫猫 昨天 17:16
[求助] 可定制计算 New 醉里飞霜 昨天 17:06 058 醉里飞霜 昨天 17:06
高人指点一下前仿真和后仿真的区别  ...2 higildedzest 2008-5-18 1819232 Obliviate1223 昨天 16:35
[资料] IC设计基础 西安电子科技大学 attachment  ...23 陆地巡洋舰 2019-3-11 20585 高音偏冷 昨天 15:59
[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design attachment  ...23456 yesbird 2019-10-23 541303 ronald66 昨天 15:53
[资料] systemverilog功能与验证源代码+书籍 attachment  ...23456..15 guolehaohao 2013-8-20 14814305 gloll 昨天 13:21
[资料] [高性能RTL设计]RTL Coding Guidelines for Datapath Synthesis attachment  ...234 free2bird 2010-8-15 343930 gloll 昨天 13:15
RTL编码指南(中文版,关键词:verilog,FPGA,可重用设计) attachment  ...23456..23 爱玩 2007-1-16 22827876 gloll 昨天 13:14
[原创] [ebook](华清远见)《FPGA应用开发入门与典型实例》(清晰pdf+源码) attachment  ...23456..76 netfox98 2010-7-23 75966224 gloll 昨天 13:12
[资料] Synopsys和Cadence最新软件网盘分享(13年5月更新) attach_img  ...23456..149 504472832 2012-7-2 1489319228 gloll 昨天 13:11
[资料] 【首发】Xilinx FPGA设计权威指南 Vivado集成设计环境 共3本vivado的书 attach_img  ...23456..48 yeyazi 2017-8-14 47321437 gloll 昨天 12:36
[资料] 更新了Vivado 2018.3 attachment  ...2345 j635 2018-12-22 414832 ll28 昨天 12:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-12-15 14:12 , Processed in 0.038781 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块