设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Design With an Introduction to the Verilog H ...

1 2 345 6 7 8 9 10 ... 28 / 28 页下一页

发新帖

楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

发表于 2020-12-1 21:33:19 | 显示全部楼层

看看，感谢楼主分享

回复支持反对

发表于 2020-12-3 11:12:37 | 显示全部楼层

感谢楼主的好心分享。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-12-4 09:10:38 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2020-12-4 09:38:56 | 显示全部楼层

看看是啥

回复支持反对

发表于 2020-12-4 11:52:45 | 显示全部楼层

谢谢分享！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-4 13:32:10 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-12-4 14:41:54 | 显示全部楼层

学习看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-4 23:40:02 来自手机 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-12-7 14:10:43 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-7 15:15:18 | 显示全部楼层

感谢分享。

回复支持反对

1 2 345 6 7 8 9 10 ... 28 / 28 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 04:23 , Processed in 0.020946 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表