在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] 8051软核处理器设计实战.pdf  ...23456..13 Masonlq 2020-9-17 12538703 huoran0319 2025-7-9 22:32
[资料] IEEE Std 1800-2023, Standard for SystemVerilog  ...2 haimag 2024-5-12 182795 qqwang 2025-7-9 11:13
[资料] AMBA AHB Protocol Specification ZhengQC 2025-7-8 2310 blitzade 2025-7-9 10:28
[资料] AMBA APB Protocol Specification ZhengQC 2025-7-8 2395 blitzade 2025-7-9 10:22
[资料] 两篇经典的BIST tutorial姊妹篇  ...2345 cniclayout 2016-9-14 4614250 blitzade 2025-7-9 10:21
Writing_testbenches_using_SystemVerilog bjtu_glh 2009-3-30 82739 andersondon 2025-7-9 10:19
【aliputa出品】DC(Design Compiler)综合的简单流程|中文|适合初学|保证你看了就会用  ...23456..29 aliputa 2008-12-3 28557117 blitzade 2025-7-9 10:04
[资料] KeyStone Architecture Universal Asynchronous Receiver/Transmitter (UART) ZhengQC 2025-7-8 2374 blitzade 2025-7-9 09:59
[资料] System-on-chip design with Arm® Cortex®-M processors: reference book ZhengQC 2025-7-8 2395 zhb9103 2025-7-9 08:20
[资料] 【首发】数字滤波器的MATLAB与FPGA实现 ALTERAVERILOG版 VHDL版  ...23456..21 yeyazi 2017-8-14 20150899 yuanwolf2008 2025-7-9 06:58
[求助] 《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版(第2版)》  ...2 xiewushuang 2021-7-15 203724 yuanwolf2008 2025-7-9 06:56
[资料] 数字滤波器的matlab与fpga实现 pdf  ...23 菜鸟要飞 2015-5-6 2813179 yuanwolf2008 2025-7-9 06:53
[资料] 《数字滤波器的MATLAB与FPGA实现》随书光盘  ...23456..32 pandora 2012-10-19 31676373 yuanwolf2008 2025-7-9 06:47
[原创] 经验分享Dumping VCS Annotated Stack问题!  ...23456 smartzz 2018-10-26 5321538 tvs 2025-7-8 18:26
[资料] jesd204b & jesd204c standard  ...23 杨昊 2023-3-16 216547 user_kgsgbg 2025-7-8 15:25
静态时序分析(Static Timing Analysis)基础与应用(上)  ...23456 wapoca 2009-6-20 5026271 Anne_xiyuan 2025-7-8 10:11
[资料] verilog编程艺术扫描版 新人帖 nuaaliuyu 2025-6-24 2337 zzwwpp1986 2025-7-7 18:19
[资料] debug LEC的培训资料(Cadence)  ...23456..7 gellmann 2014-8-23 6625819 Lavender888 2025-7-7 18:14
[资料] PrimeTime_ PX user guide 功耗分析 BellaYang 2025-6-20 2411 blitzade 2025-7-7 14:19
[资料] SV(systemverilog)验证资料合集  ...23456..27 jerome555 2010-5-7 26091098 communicator 2025-7-7 13:08
[资料] 片上互联网络理论个实践文档 尐翟 2025-6-28 4516 rocsman 2025-7-6 20:20
[资料] systemverilog for rtl design  ...23456..8 totuwei 2020-5-21 7624032 rocsman 2025-7-6 20:19
[资料] 【下载】 Zynq Book 中+英+源码  ...23456..35 suisuisi 2019-7-24 34979174 johnpisces2 2025-7-6 19:04
[资料] 修煉神功 健步如飛的密技 通信中數字信號處理英文秘笈  ...2 eisbergeisberg 2022-12-10 175306 cqcet_tao 2025-7-6 17:44
[资料] 开源arm core stormpetrel 2015-4-22 43344 rocsman 2025-7-5 17:37
[原创] 一个SPI Flash仿真模型  ...23 huhoo 2017-4-27 228193 skyze 2025-7-5 16:33
[原创] 《FPGA Prototyping by SystemVerilog Examples》  ...23456..8 pwang7 2021-10-14 7218113 Jeff1010 2025-7-5 10:47
[资料] 轻松成为设计高手-Verilog-HDL实用精解 ZhengQC 2025-5-9 6582 zixin1hao 2025-7-5 00:33
[原创] MC2的licence 新人帖 Bblyl 2025-7-4 2267 zlhrsy 2025-7-4 22:15
VHDL教程 samuelcxq 2009-9-20 93677 知止233 2025-7-4 19:41
[资料] TI 时钟相关培训资料  ...2 ilovinit 2016-7-7 176828 慕之少艾 2025-7-4 18:51
[资料] 数字设计基本功书籍 何老猫shygo 2024-8-26 92996 Ralphjh 2025-7-4 18:03
分享一本算法级硬件好书《Computer Arithmetic - Algorithms and Hardware Designs 》  ...23456..56 xinqrs 2009-4-14 55082941 xivisi 2025-7-4 17:26
经典的synopsys verilog培训资料  ...23456 yingcui88373 2008-7-20 5914207 blitzade 2025-7-4 16:55
[资料] Clock Domain Crossing (CDC) 资料分享 ZhengQC 2025-7-2 4566 ht_lch 2025-7-4 13:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 18:53 , Processed in 0.013634 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块