在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2012-11-1 11:31:45 | 显示全部楼层
好东西啊 正想好好学习UVM 有lab和lab guide非常合适学习 多谢lz
发表于 2012-11-3 00:24:00 | 显示全部楼层
扫描版的就算了.
发表于 2012-11-18 09:12:52 | 显示全部楼层
恩恩,这个是好东西的样子
发表于 2012-11-18 09:49:01 | 显示全部楼层
楼主给力啊!
发表于 2012-11-19 13:19:22 | 显示全部楼层
see see
发表于 2012-11-19 13:33:44 | 显示全部楼层

                               
登录/注册后可看大图
发表于 2012-11-19 13:35:54 | 显示全部楼层
haoshu
发表于 2012-11-19 13:37:35 | 显示全部楼层
好东西。感谢分享
发表于 2012-11-20 17:09:13 | 显示全部楼层
感谢吧,这东西传上来也容易
发表于 2012-11-21 21:56:20 | 显示全部楼层
楼主威武!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 06:20 , Processed in 0.027600 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表