在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2013-3-24 15:03:44 | 显示全部楼层
lz太辛苦了。 敬佩啊
发表于 2013-4-6 09:20:23 | 显示全部楼层
好多呀
发表于 2013-5-5 18:06:51 | 显示全部楼层
回复 1# ALUOp


   士大夫11111111111
发表于 2013-5-6 08:40:12 | 显示全部楼层
好資料!頂一下!
发表于 2013-5-23 21:12:58 | 显示全部楼层
wait for a long time~~~~
发表于 2013-5-24 15:16:45 | 显示全部楼层
superb
发表于 2013-5-24 15:21:18 | 显示全部楼层
excellent
发表于 2013-5-30 09:41:54 | 显示全部楼层
谢谢楼主啊
发表于 2013-6-4 00:54:16 | 显示全部楼层
Thanks from Argentina!
发表于 2013-6-24 16:26:49 | 显示全部楼层
回复 1# ALUOp


   谢谢楼主,你这个还是最新版的,我先前有个1.0版的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 06:36 , Processed in 0.022253 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表