在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2014-5-22 11:04:47 | 显示全部楼层
謝謝分享
发表于 2014-5-22 15:16:06 | 显示全部楼层
謝謝分享正需要這個資料
发表于 2014-5-30 01:20:25 | 显示全部楼层
回复 3# zzczx


   你真是雪中送炭啊,楼主的好多帖子都不附带lab data,又让我们自己找,麻烦啊,哈哈,你真是大好人啊!
发表于 2014-6-5 13:40:03 | 显示全部楼层
感谢楼主分享
发表于 2014-6-5 15:08:32 | 显示全部楼层
我正需要,谢谢
发表于 2014-6-5 16:07:29 | 显示全部楼层
我需要这个
发表于 2014-6-6 00:34:34 | 显示全部楼层
gan xie lou zhu fen xiang
发表于 2014-6-6 05:33:00 | 显示全部楼层
辛苦楼主了,好东西
发表于 2014-6-12 10:16:10 | 显示全部楼层
好东西。感谢分享
发表于 2014-6-12 10:17:54 | 显示全部楼层
好东西。感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 06:42 , Processed in 0.021249 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表