设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 25 26 27 28 29 30 31 3233 / 33 页

返回列表发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2024-1-2 13:30:28 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2024-1-2 13:32:01 | 显示全部楼层

hehe hehe hehe

回复支持反对

使用道具举报

发表于 2024-1-2 14:00:56 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2025-2-15 18:09:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-8-19 12:08:39 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 ... 25 26 27 28 29 30 31 3233 / 33 页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-10 18:12 , Processed in 0.014752 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表