设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 24 25 26 272829 30 31 32 ... 33 / 33 页下一页

发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2019-1-18 15:00:56 | 显示全部楼层

很累，还的

回复支持反对

发表于 2019-2-9 14:04:46 | 显示全部楼层

Thanks

回复支持反对

发表于 2019-2-20 14:46:44 | 显示全部楼层

多谢分享，学习

回复支持反对

发表于 2019-4-19 11:03:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-4-19 15:05:55 | 显示全部楼层

看下，学习分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-4-28 08:38:21 | 显示全部楼层

thank you very much

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-21 11:00:28 | 显示全部楼层

Thank you very much

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-6-4 10:32:03 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-6-14 10:23:44 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-6-17 09:57:30 | 显示全部楼层

不够钱买

回复支持反对

1 ... 24 25 26 272829 30 31 32 ... 33 / 33 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-6 13:34 , Processed in 0.023941 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表