在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2017-2-20 08:47:22 | 显示全部楼层
thanks for your sharing
发表于 2017-2-21 00:29:38 | 显示全部楼层
回复 1# ALUOp


    非常感谢你
发表于 2017-2-21 23:55:00 | 显示全部楼层
great download
发表于 2017-2-21 23:55:45 | 显示全部楼层
thank you
发表于 2017-2-24 23:41:38 | 显示全部楼层
资料不错,感谢分享
发表于 2017-3-11 12:49:19 | 显示全部楼层
Thanks for sharing buddy
发表于 2017-3-31 15:33:56 | 显示全部楼层
Reply 1 # ALUOp


   thanks
发表于 2017-4-26 16:44:20 | 显示全部楼层
十分感谢
发表于 2017-5-4 20:18:40 | 显示全部楼层
下载后解压要插入磁盘是什么鬼
发表于 2017-5-14 11:27:55 | 显示全部楼层
赞一个,非常好的资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 11:45 , Processed in 0.021040 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表