在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2016-12-21 21:29:00 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:29:46 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:31:27 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:33:54 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:34:52 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:37:34 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2016-12-21 21:38:36 | 显示全部楼层
VCS_SVTB_lab_2011.12
发表于 2017-1-6 16:21:25 | 显示全部楼层
this is free download:
http://s.panduoduo.net:81/r/17125646
search below
Labs_UVM-1.1-2011.12.rar
SystemVerilog Verification UVM 1.1 Student Guide.part3.rar
SystemVerilog Verification UVM 1.1 Student Guide.part2.rar
SystemVerilog Verification UVM 1.1 Student Guide.part1.rar
SystemVerilog Verification UVM 1.1 Lab Guide
发表于 2017-1-14 13:37:47 | 显示全部楼层
thajdjalkdjaljfd;
发表于 2017-1-14 13:39:57 | 显示全部楼层
thlakjflkjalfja
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 18:52 , Processed in 0.026192 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表