设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 25 26 27 282930 31 32 33 / 33 页下一页

发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2019-6-19 14:53:50 | 显示全部楼层

感谢，学习一下。

回复支持反对

发表于 2019-7-14 09:01:59 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-8-13 10:14:22 | 显示全部楼层

好东西

回复支持反对

发表于 2019-12-28 06:51:38 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2020-2-8 10:55:04 | 显示全部楼层

扫描的，楼主辛苦了！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-3-3 11:13:22 | 显示全部楼层

Thanks for sharing~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-3-9 11:33:35 | 显示全部楼层

感谢分享，学习学习

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-3-11 20:25:33 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-4-24 16:59:41 来自手机 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

mailtoanoopbabu

发表于 2020-5-2 22:46:09 | 显示全部楼层

thanks for sharing

回复支持反对

1 ... 25 26 27 282930 31 32 33 / 33 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-6 13:49 , Processed in 0.021627 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表