在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2013-2-7 12:45:39 | 显示全部楼层
太感谢了
发表于 2013-2-7 12:46:35 | 显示全部楼层
能在过年之前找到这么好的东西,感谢
发表于 2013-2-7 12:47:53 | 显示全部楼层
抱歉,为了赚钱灌水了
发表于 2013-2-7 12:49:14 | 显示全部楼层
也算能让更多人看到
发表于 2013-2-7 13:02:38 | 显示全部楼层
全了,多谢
发表于 2013-3-19 00:29:23 | 显示全部楼层
我靠,这资料牛逼啊
发表于 2013-3-21 15:04:44 | 显示全部楼层
thajkgdaghg
发表于 2013-3-21 16:58:52 | 显示全部楼层
thvjjfagfvav
发表于 2013-3-21 23:57:25 | 显示全部楼层
谢谢楼主分享
发表于 2013-3-23 11:01:50 | 显示全部楼层
see see
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 06:45 , Processed in 0.026789 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表