设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (106) |订阅

IC验证讨论 今日: 8 |主题: 6854|排名: 14 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] vcs2012支持在verdi中单步调试吗，help里只有-gui，但这个只能启动dve xshangyong 2018-7-30 63117 wojiaobuzhidao 2024-1-20 15:23
[原创] Verilog/SystemVerilog Setup in Vim 新人帖 AlvinRolling 2024-1-10 2812 yuanpin318 2024-1-18 20:19
[原创] 有没有人一起拼路科v3的课？ BananaSuper 2024-1-5 72004 Johnmc104 2024-1-18 16:06
[求助] verdi 报错无法打开波形 菖蒲_ 2024-1-18 0776 菖蒲_ 2024-1-18 10:13
[求助] TSMC Flash IP 的使用问题  ...2 wuxiuying18 2018-11-16 148941 j635 2024-1-17 14:39
[原创] Flash的Block Erase Command的地址信息代表的是字节吗？ 误入百花深处 2024-1-16 2769 误入百花深处 2024-1-17 12:34
[求助] 寄存器模型配置DUT寄存器问题，谢谢大家 新人帖 起个名字好难啊 2024-1-10 2752 851018986 2024-1-17 10:53
[原创] synopsys的axi4总线的vip分配slave空间 attach_img 静默有时 2023-12-4 21036 kang98253 2024-1-13 11:38
[求助] 新人求助，想要使用dve查看波形时为什么选择不了信号？ icstudywsq 2024-1-7 1953 AlvinRolling 2024-1-11 19:34
[原创] iverilog对sv语法支持真的很差 erwang 2023-12-25 41024 ustszl 2024-1-11 15:36
悬赏 [求助] VCLP读取网表时报错如何解决 - [悬赏 36 信元资产] SGengiant 2024-1-9 0967 SGengiant 2024-1-9 17:23
[求助] xcelium仿真怎么使用vcs加密的代码？ zhiwenhao 2024-1-8 31144 zhiwenhao 2024-1-9 16:32
[求助] VCS报错：Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed. 新人帖 attach_img 薛定谔的青蛙 2022-6-18 63382 bl19970906 2024-1-8 14:56
[求助] vcs编译命令——时间参数模型 BellaYang 2024-1-5 22007 BellaYang 2024-1-8 09:05
[讨论] sv或者UVM如何与python进行交互  ...2 芯游天下 2023-12-22 142363 nativeda230 2024-1-6 21:09
[求助] 提前结束仿真，导致fsdb文件用verdi打不开 新人帖  ...2 xsz_123 2023-11-1 122178 wupeijing654 2024-1-5 09:52
[求助] verdi查看信号波形问题 新人帖 Ellison 2023-12-2 31266 wupeijing654 2024-1-5 09:49
[求助] 为什么使用vcs仿真指定TESTNAME不管用？ 新人帖 icstudywsq 2023-12-31 4855 wupeijing654 2024-1-5 09:39
悬赏 [求助] Ralgen启动报错 - [已解决] hjacky2010 2017-10-25 34940 江小白！ 2024-1-4 23:03
请教modelsim读宏定义文件的问题 carefree 2009-6-3 58496 xdf666 2024-1-4 15:17
悬赏 [求助] Cadence VIP eth有支持思科QSGMIII spec吗？ 新人帖 - [悬赏 10 信元资产] clivia.cai 2023-12-28 2944 clivia.cai 2024-1-4 14:12
[求助] 求助各位大神吗？systemverilog非阻塞赋值问题 eason_yang 2024-1-3 2715 飞翔的马甲 2024-1-4 10:52
[求助] fork-join语句与$finish的使用问题 icstudywsq 2024-1-1 71043 unsinkableFF 2024-1-4 09:46
[求助] 请教如何设置S公司AXI Slave VIP的Read Interleave功能 新人帖 纾戈 2023-6-13 11301 bai252003 2024-1-3 22:50
[求助] axi vip发出exclusive access后monitor有报uvm_error，是否正确 枫舞 2023-12-1 11208 bai252003 2024-1-3 22:49
[求助] SNOPSYS AXI SLAVE VIP怎么设置outstanding？ dragontail 2021-4-29 53767 bai252003 2024-1-3 22:42
[求助] axi vip中的outstanding 访问的问题 kor99 2023-3-23 61770 bai252003 2024-1-3 22:05
[求助] makefile 调用VCS问题 fygtu 2023-12-20 31002 fygtu 2024-1-3 10:54
[求助] 在if begin end块里的automatic变量是否在执行结束后就被释放  ...2 zhangdeshuai 2023-12-22 101575 zhangdeshuai 2024-1-2 15:12
[求助] 请问为什么VCS不能设置断点 attach_img 天蝎的尾巴i 2023-12-30 2979 天蝎的尾巴i 2023-12-30 21:50
[求助] 求助vcs2021安装包 新人帖 wupeijing654 2023-12-28 2942 wupeijing654 2023-12-30 19:38
[求助] ubuntu第一次使用vcs编译张强白皮书 我不是三毛 2018-5-20 45052 luciano 2023-12-29 14:14
[求助] 请问大家，为什么CPU或者MCU的验证，主要用C/C++而不是UVM或者systemverilog?  ...2 uunn69 2023-9-10 122734 houkeke 2023-12-29 13:56
[求助] VCS仿真中途内置断言报错 attach_img 解構 2023-12-28 21243 解構 2023-12-29 13:27
[求助] 断言覆盖率的收集 Distent 2023-12-26 3972 shaoqingtju 2023-12-29 10:38
下一页 »
1 ...192021222324252627... 196下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-7 15:26 , Processed in 0.654566 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块