在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 0|主题: 6935|排名: 24 

[求助] Ralgen启动报错 - [已解决] hjacky2010 2017-10-25 35257 江小白! 2024-1-4 23:03
请教modelsim读宏定义文件的问题 carefree 2009-6-3 58733 xdf666 2024-1-4 15:17
[求助] Cadence VIP eth有支持思科QSGMIII spec吗? 新人帖 - [悬赏 10 信元资产] clivia.cai 2023-12-28 21159 clivia.cai 2024-1-4 14:12
[求助] 求助各位大神吗?systemverilog非阻塞赋值问题 eason_yang 2024-1-3 2913 飞翔的马甲 2024-1-4 10:52
[求助] fork-join语句与$finish的使用问题 icstudywsq 2024-1-1 71282 unsinkableFF 2024-1-4 09:46
[求助] 请教如何设置S公司AXI Slave VIP的Read Interleave功能 新人帖 纾戈 2023-6-13 11425 bai252003 2024-1-3 22:50
[求助] axi vip发出exclusive access后monitor有报uvm_error,是否正确 枫舞 2023-12-1 11465 bai252003 2024-1-3 22:49
[求助] SNOPSYS AXI SLAVE VIP怎么设置outstanding? dragontail 2021-4-29 54090 bai252003 2024-1-3 22:42
[求助] axi vip中的outstanding 访问的问题 kor99 2023-3-23 62093 bai252003 2024-1-3 22:05
[求助] makefile 调用VCS问题 fygtu 2023-12-20 31227 fygtu 2024-1-3 10:54
[求助] 在if begin end块里的automatic变量是否在执行结束后就被释放  ...2 zhangdeshuai 2023-12-22 101996 zhangdeshuai 2024-1-2 15:12
[求助] 请问为什么VCS不能设置断点 天蝎的尾巴i 2023-12-30 21229 天蝎的尾巴i 2023-12-30 21:50
[求助] 求助vcs2021安装包 新人帖 wupeijing654 2023-12-28 21189 wupeijing654 2023-12-30 19:38
[求助] ubuntu第一次使用vcs编译张强白皮书 我不是三毛 2018-5-20 45317 luciano 2023-12-29 14:14
[求助] 请问大家,为什么CPU或者MCU的验证,主要用C/C++而不是UVM或者systemverilog?  ...2 uunn69 2023-9-10 123358 houkeke 2023-12-29 13:56
[求助] VCS仿真中途内置断言报错 解構 2023-12-28 21584 解構 2023-12-29 13:27
[求助] 断言覆盖率的收集 Distent 2023-12-26 31266 shaoqingtju 2023-12-29 10:38
[原创] Verdi和vcs自带的看波形软件dve对比 新人帖  ...2 zhuhit 2021-5-10 118925 南波湾001 2023-12-28 10:35
[求助] uvm_re_match这个正则匹配到底是怎么正则呢,匹配到一部分字符串,算成功匹配了么 枫舞 2023-12-27 01474 枫舞 2023-12-27 19:58
[求助] 关于寄存器X态传播问题 又来长脑了 2023-12-21 21113 kuaixuebao 2023-12-27 15:46
[求助] 收集coverage排除某些common cell不成功 viviy 2023-12-26 0930 viviy 2023-12-26 21:42
[求助] verdi信号值的保存 枫舞 2023-2-23 72048 zfling 2023-12-25 11:03
[求助] 用于全扫描测试的测试向量在modelsim和vcs通过了仿真,但是在tetramax显示有很多错误 SICETN 2023-12-22 2629 SICETN 2023-12-23 14:24
[求助] vcs 使用partcomp选项出现问题 zdr_uestc 2023-12-6 11303 zhangdeshuai 2023-12-21 19:26
[求助] verdi中查看波形的时间精度怎么调整 zhuimeng2020 2023-12-5 31506 zhangdeshuai 2023-12-21 19:25
[求助] 如何快速定义编译中的ifdef,ifndef不匹配的问题? leine 2023-3-17 42089 tommi.wei 2023-12-21 19:23
[资料] BFM testbench PWM APB  ...23 五柠檬 2016-1-11 2813123 yungchan 2023-12-21 14:09
[求助] VCS仿真很慢,CPU利用率不超过10% 新人帖 460641044 2020-5-3 94164 jjm_997 2023-12-21 11:27
[求助] 验证想通过命令行传递参数,该怎么做呢 fuxiaolicaicai 2022-5-21 93214 红苹果jhwill 2023-12-21 09:24
[求助] uvm中如何快速定位bug源于哪个激励 became_an_icer 2023-12-19 41219 gaurson 2023-12-20 18:59
[原创] dv设计验证岗 新人帖 icer99 2023-11-14 91733 icer99 2023-12-18 18:01
[讨论] 吐槽 C 家的Incisive 文档  ...2 niulinux 2014-7-24 1811457 s_uni 2023-12-18 14:18
[求助] 使用lec检查rtl和综合网表的一致性的问题 - [已解决] SGengiant 2023-12-15 21339 SGengiant 2023-12-18 10:13
[求助] sram读写数据前仿结果和testbench不一致 - [已解决] GloriaMoran 2023-12-14 21662 GloriaMoran 2023-12-15 14:32
[求助] uvm的reference model类里怎么模拟verilog的assign连续赋值呢? 新人帖 芯游天下 2023-11-15 91292 芯游天下 2023-12-15 12:48
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-7 22:24 , Processed in 0.017282 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块