在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 585|回复: 6

[求助] systemverilog DUT代码使用verdi看信号波形问题

[复制链接]
发表于 2024-2-1 11:20:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小白想请教各位大佬。
现在在做一个练习,就是验证一个systemverilog编写的dut,结果用verdi打开波形之后,一些信号根本不能像verilog那样ctrl+w加入到波形窗口,请问大佬们,这些信号的波形是不能看吗?
发表于 2024-2-1 14:37:22 | 显示全部楼层
可能是你的波形dump层次不够,或者是二位数组的信号,没有加dump的选项
发表于 2024-2-1 14:44:44 | 显示全部楼层
可以把所有信号都dump一下看是否有哦
 楼主| 发表于 2024-2-2 17:45:31 | 显示全部楼层


AlvinRolling 发表于 2024-2-1 14:44
可以把所有信号都dump一下看是否有哦


好的,谢谢
 楼主| 发表于 2024-2-2 17:46:25 | 显示全部楼层


wang9n 发表于 2024-2-1 14:37
可能是你的波形dump层次不够,或者是二位数组的信号,没有加dump的选项


好的,谢谢
发表于 2024-2-2 17:48:06 | 显示全部楼层
也有可能verdi编译的代码文件和波形用的不一致。。。。。。
发表于 2024-2-3 14:21:31 | 显示全部楼层
打开的时候加一个-sv
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:09 , Processed in 0.021636 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表