在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 592|回复: 0

[原创] 在定义验证代码中变量的bit和logic类型时,对仿真会产生哪些影响呢?

[复制链接]
发表于 2024-2-2 17:52:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
        本人是刚入职IC验证大半年的小白,在写seq时,发现之前版本的代码在定义变量时用的都是bit类型,而我在自学的过程中,基本上用的都是logic类型,想请教一个问题:这两者对于仿真有啥影响嘛?或者说,如果用logic类型定义变量 ,是不是可以检测出x态传播的现象(在用bit类型定义时,后仿中发现x态传播,而在前仿中并未出现)?


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 23:23 , Processed in 0.013247 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表