在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 8 |主题: 6735|排名: 13 

[求助] 什么是FPGA验证思维? 石昊 2023-5-6 11136 乌拉大 2023-5-10 10:30
[原创] 兼职猎头合作伙伴招募 JoxD 2023-5-9 01041 JoxD 2023-5-9 15:21
[原创] 5年+senior验证工程师分享DV标准流程及验收标准,欢迎各位前辈指正。 attachment digest  ...23 seuzhangle 2020-11-19 219661 simpleplan 2023-5-9 14:00
[求助] modlesim中遇到的问题 superamy2009 2011-6-24 12980 sins17 2023-5-7 17:18
[求助] uvm寄存器模型,无法连续发出前门读操作 attach_img rainingud 2020-12-1 73953 penfriand 2023-5-5 10:58
[求助] 参数化的类在用type_id_create创建时应该怎么传参呢? attach_img  ...2 薛定谔的青蛙 2023-4-29 112350 花伴星空 2023-5-4 09:19
[求助] memory map访问关系验证 薛定谔的青蛙 2023-4-23 21070 薛定谔的青蛙 2023-4-29 19:57
[讨论] 关于对generate生成的一组模块的断言检查 薛定谔的青蛙 2023-4-8 61467 炒鸡屈服者 2023-4-28 16:25
[求助] VCS编译出错 新人帖 wcdwcd 2023-4-18 41686 飞翔的马甲 2023-4-28 10:24
[求助] UVM_FATAL问题 yanvv 2023-4-28 01241 yanvv 2023-4-28 10:13
[求助] systemverilog task 引用省略某些output attach_img nannan666 2023-4-27 21548 nannan666 2023-4-27 17:21
[求助] xrun/irun命令的开关选项 Liz6868 2023-4-27 11632 年轻的韭菜 2023-4-27 14:32
[原创] questasim不能用-novopt yuanpin318 2023-4-27 01056 yuanpin318 2023-4-27 00:25
[求助] uvm_callback如何debug yuanpin318 2023-4-5 21197 yuanpin318 2023-4-26 08:31
[求助] uvm package 奥卡宴 2023-4-14 41040 gerry1812 2023-4-25 14:47
[求助] 大佬们,谁有svlib这个开源库可以分享一下呢 attachment 杨义 2020-10-18 43003 swordiel 2023-4-25 12:23
[求助] desigware 生成不成功 attach_img 卑尔根的冬天 2023-4-24 0907 卑尔根的冬天 2023-4-24 10:05
[原创] formality中遇到unmatch的问题,请高手指点下  ...23 小小xxl 2010-7-17 2421732 Ayala058 2023-4-23 10:54
悬赏 [求助] 各位,请问如何使用Synopsys I2C VIP对寄存器发起读操作? - [悬赏 100 信元资产] attach_img okoduuu 2023-4-22 01215 okoduuu 2023-4-22 21:48
[求助] 关于断言中多周期延时##的请教 attach_img 不知名的wei 2023-2-25 41422 不知名的wei 2023-4-22 21:16
[原创] 关于S家的jesd204 VIP的使用 新人帖 Jeff17 2023-4-20 21095 Jeff17 2023-4-21 16:09
[资料] 求candence coverage analysis 工具IMC (Incisive Metrics Center )的相关资料 aluowell 2016-1-14 33873 xiaozhou31 2023-4-21 11:59
[讨论] 都不喜欢在环境里面加打印函数的?(换个地方) qsh123_123 2023-3-14 71450 mshinyc 2023-4-21 10:42
[原创] 怎么把两个module level的uvm环境合并成一个chip level的环境? 赵家铁憨憨 2023-2-6 21302 赵家铁憨憨 2023-4-18 15:22
悬赏 [求助] system verilog 信号精度问题 - [悬赏 10 信元资产] attach_img czq1419 2023-4-14 31344 ericking0 2023-4-18 13:47
[求助] 寄存器模型的树形结构 attach_img 花伴星空 2023-4-4 61351 花伴星空 2023-4-18 11:29
[求助] DDR后门LOAD数据时总线过来的地址如何转换为颗粒的行列地址和bank simpleplan 2023-4-17 61122 icdane 2023-4-18 10:25
[原创] SV动态队列的$能否代表最小值 attach_img  ...2 ic_xiaosuan 2022-7-4 123712 simpleplan 2023-4-18 10:21
[求助] 验证环境优化 xuxuxu666 2023-3-22 61675 simpleplan 2023-4-17 11:15
[讨论] 又到了选择的路口? viviy 2023-4-15 11173 simpleplan 2023-4-17 11:08
[求助] 求助求助!vcs的license问题 569812499 2021-3-9 22224 569812499 2023-4-15 22:48
[求助] ubuntu 中测试VCS和Verdi软件时,报告出这个错误, 新人帖 yuwanyu 2019-3-17 53654 m8510a 2023-4-15 22:44
悬赏 [解决] uart_vip - [悬赏 50 信元资产] 505爱夏 2022-11-22 92177 luokimon 2023-4-14 08:46
[求助] virtuoso操作 新人帖 叁仟 2023-4-1 1987 hmuing 2023-4-13 10:23
[求助] 关于USB PHY模型用xprop选项仿真的问题 oscillator_cn1 2023-4-8 31215 oscillator_cn1 2023-4-10 14:09
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 21:37 , Processed in 0.026535 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块