设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › Verilog/SystemVerilog Setup in Vim

发新帖

查看: 552|回复: 2

[原创] Verilog/SystemVerilog Setup in Vim

发表于 2024-1-10 17:09:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一些vim环境搭建的笔记，主要包括ctag生成与跳转，vim-ale lint，以及两个开源sv linter的使用。
目前还在完善中。

https://alvinrolling.github.io/eda/uvm/Vim_SV_UVM/

回复

发表于 2024-1-18 16:02:13 | 显示全部楼层

支持一下

回复支持反对

发表于 2024-1-18 20:19:45 | 显示全部楼层

用了试试

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-18 23:27 , Processed in 0.015960 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表