EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论

IC验证讨论今日: 0|主题: 6935|排名: 24

1 ... 22 23 24 252627 28 29 30 ... 199 / 199 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助，对phy的理解。 ...2	skyhawkzx 2010-12-17	106778	gerry1812 2024-2-3 14:37
[求助] I2C在发送重复START之前，一定会回复NACK吗	误入百花深处 2024-1-22	3994	gerry1812 2024-2-3 14:25
[求助] vcs编译出错，用-full64命令后无法生成simv文件 ...2	dongmingyang 2016-5-24	1614116	gerry1812 2024-2-3 14:24
[求助] systemverilog DUT代码使用verdi看信号波形问题	许learner 2024-2-1	61077	gerry1812 2024-2-3 14:21
[原创] 在定义验证代码中变量的bit和logic类型时，对仿真会产生哪些影响呢？	桂花酒 2024-2-2	0950	桂花酒 2024-2-2 17:52
[求助] verdi启动不了	诸葛小天 2020-8-20	23445	nianhai1212 2024-2-2 16:55
[求助] 现在大家主要用的是uvm1.2还是1800.2	851018986 2024-1-17	41286	时之沙 2024-2-2 14:59
[求助] 二进制数据写入文件	ICJJ 2024-1-31	1916	veryIC 2024-2-1 10:43
[求助] 写二进制数据文件	ICJJ 2024-1-29	81145	liuguangxi 2024-2-1 09:53
[求助] vcs报错member not found	icstudywsq 2024-1-29	31219	gaurson 2024-1-30 17:48
[求助] s家的test suite和普通的vip有什么区别	masscqz 2024-1-2	42260	saipolo 2024-1-29 16:59
[求助] fsdb怎么带有libcell中的信号波形	花伴星空 2024-1-5	52233	idealm 2024-1-29 16:40
[解决] VCLP怎样用verdi打开	freemanhans 2022-12-8	92577	创芯101 2024-1-29 15:24
[求助] 关于类的使用中this的用法	icstudywsq 2024-1-24	2995	popkok 2024-1-27 20:23
[原创] SV中随机句柄的使用	hithust 2024-1-23	11258	aa511950071 2024-1-25 11:35
[求助] UVM clone，如果两个成员句柄指向同一个对象，只能复制其中一个	liutang2010 2023-10-22	72000	tk66 2024-1-22 10:22
[求助] mordport会用到吗？	zhuimeng2020 2023-11-8	71324	tk66 2024-1-22 10:05
[求助] I2C的Clock synchronization和Arbitration突然搞不懂了？	误入百花深处 2024-1-21	01050	误入百花深处 2024-1-21 00:20
[求助] vcs2012支持在verdi中单步调试吗，help里只有-gui，但这个只能启动dve	xshangyong 2018-7-30	63409	wojiaobuzhidao 2024-1-20 15:23
[原创] Verilog/SystemVerilog Setup in Vim	AlvinRolling 2024-1-10	21085	yuanpin318 2024-1-18 20:19
[原创] 有没有人一起拼路科v3的课？	BananaSuper 2024-1-5	72521	Johnmc104 2024-1-18 16:06
[求助] TSMC Flash IP 的使用问题 ...2	wuxiuying18 2018-11-16	149675	j635 2024-1-17 14:39
[原创] Flash的Block Erase Command的地址信息代表的是字节吗？	误入百花深处 2024-1-16	2992	误入百花深处 2024-1-17 12:34
[求助] 寄存器模型配置DUT寄存器问题，谢谢大家	起个名字好难啊 2024-1-10	2958	851018986 2024-1-17 10:53
[原创] synopsys的axi4总线的vip分配slave空间	静默有时 2023-12-4	21295	kang98253 2024-1-13 11:38
[求助] 新人求助，想要使用dve查看波形时为什么选择不了信号？	icstudywsq 2024-1-7	11206	AlvinRolling 2024-1-11 19:34
[原创] iverilog对sv语法支持真的很差	erwang 2023-12-25	41371	ustszl 2024-1-11 15:36
[求助] VCLP读取网表时报错如何解决 - [悬赏 36 信元资产]	SGengiant 2024-1-9	01199	SGengiant 2024-1-9 17:23
[求助] xcelium仿真怎么使用vcs加密的代码？	zhiwenhao 2024-1-8	31447	zhiwenhao 2024-1-9 16:32
[求助] VCS报错：Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed.	薛定谔的青蛙 2022-6-18	63721	bl19970906 2024-1-8 14:56
[求助] vcs编译命令——时间参数模型	BellaYang 2024-1-5	22319	BellaYang 2024-1-8 09:05
[讨论] sv或者UVM如何与python进行交互 ...2	芯游天下 2023-12-22	143109	nativeda230 2024-1-6 21:09
[求助] 提前结束仿真，导致fsdb文件用verdi打不开 ...2	xsz_123 2023-11-1	123176	wupeijing654 2024-1-5 09:52
[求助] verdi查看信号波形问题	Ellison 2023-12-2	31599	wupeijing654 2024-1-5 09:49
[求助] 为什么使用vcs仿真指定TESTNAME不管用？	icstudywsq 2023-12-31	41088	wupeijing654 2024-1-5 09:39

1 ... 22 23 24 252627 28 29 30 ... 199 / 199 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 0|主题: 6935|排名: 24

快速发帖

浏览过的版块

站长推荐 /3

IC验证讨论 今日: 0|主题: 6935|排名: 24

快速发帖

浏览过的版块

站长推荐 /3

IC验证讨论今日: 0|主题: 6935|排名: 24