用systemverilog写模拟IP

popkok · 发表于 2024-3-20 10:28:02

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大佬有没有用sv写模拟IP的经验？

比如mos管应该怎么写？用三态门吗？电感电容之类的需要体现出来吗？

jiangnaner · 发表于 2024-3-20 10:44:26

同问

saipolo · 发表于 2024-3-20 11:44:33

写的模拟IP只是一个行为模型吧，pmos/nmos关键字，$rtoi/$itor系统函数，real等关键字用起来

popkok · 发表于 2024-3-20 14:10:11

saipolo 发表于 2024-3-20 11:44
写的模拟IP只是一个行为模型吧，pmos/nmos关键字，$rtoi/$itor系统函数，real等关键字用起来 ...

好的，感谢大佬回答，我去学习一下

[求助] 用systemverilog写模拟IP