在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (113) |订阅

IC验证讨论 今日: 0|主题: 6964|排名: 35 

[求助] cpu和uvm如何进行握手? 时之沙 2024-8-20 51213 时之沙 2024-8-21 10:46
[求助] 新思AXI_VIP  ...23 505爱夏 2023-5-10 278494 505爱夏 2024-8-20 10:35
[原创] iip,vip资源互换 ICstudent 2024-8-9 71653 hwlyic 2024-8-20 09:39
[求助] D触发器为什么一般都是上升沿触发,有什么好处?  ...2 li1113528075 2021-9-18 158524 托尼屎塔氪 2024-8-19 21:38
[讨论] 关于IP验证中原始中断的check 薛定谔的青蛙 2023-3-31 92739 Algo-goer 2024-8-19 16:11
[求助] svt_ahb_if用于多master 多slave验证 zhuqian1213 2024-7-16 31456 时之沙 2024-8-19 15:34
[求助] 关于覆盖率搜集  ...2 Felix_ZYF 2015-10-9 1311242 liuyuanhuiHUST 2024-8-19 14:12
[求助] VCS【FENCE-STACK-CORRUPTION】 周志鹏 2023-3-3 41985 newtoss 2024-8-18 18:48
[求助] USB3.0 验证 :DUT为device,VIP为Host,DUT一直回复NRDYNRDY。 ICer_178 2024-3-14 81604 1916786093 2024-8-18 15:40
[原创] LPDDR5 WCK Duty Cycle Training cugjack 2021-8-10 34303 925485062 2024-8-17 12:03
[求助] Cadence有没有什么办法只编译检测文件语法,而不运行呢? 新人帖 多多恰饭 2024-8-16 11174 saipolo 2024-8-17 10:09
[求助] a+b=c的ref_mod和scorebard应该怎么写啊 - [悬赏 50 信元资产] 小欢喜 2024-8-11 101788 小欢喜 2024-8-15 14:54
[求助] urg merge coverage的时候timeout怎么办啊? 新人帖 kunlejiushui777 2024-8-13 2810 bai252003 2024-8-15 10:54
[求助] 关于vcs仿真systemverilog的问题 hahalucky 2012-3-6 78676 419708 2024-8-15 10:11
[求助] 请教sv问题:如何让时间delay随机 kahn01011 2012-8-13 86651 sfc19910705 2024-8-14 10:20
[求助] 求生成下图红色框内类似排版报告的指令 新人帖 - [悬赏 200 信元资产] ZQDN4 2024-7-30 31077 ZQDN4 2024-8-12 10:41
[求助] 求Hspice后仿真的详细教程~  ...234 tiger83126 2011-7-6 3522815 ZixunWang 2024-8-10 17:31
[求助] 哪个大哥能给个calibre pex 后仿真详细教程 用hspice和specture跑都可以  ...23456 xiao198718 2009-12-23 5835297 ZixunWang 2024-8-10 17:26
[求助] SYNOPSYS can vip - [悬赏 50 信元资产] yd452133823 2024-8-9 01179 yd452133823 2024-8-9 16:04
[求助] verilog-ams 混仿 spiral 2024-8-4 1876 spiral 2024-8-8 20:57
[求助] 如何找到tcl中的force wsser 2024-8-7 21023 saipolo 2024-8-8 09:20
[讨论] 怎么开发verdi protocol analyzer zhangjilong 2022-7-14 32922 saipolo 2024-8-7 15:55
[求助] verdi查看行覆盖率报错 yhji1334551882 2024-8-7 0781 yhji1334551882 2024-8-7 15:55
[求助] 使用verdi看代码覆盖率发现组合逻辑没有颜色 yhji1334551882 2024-8-7 31159 yhji1334551882 2024-8-7 15:53
菜鸟求问verilog与schematic验证一致性的问题  ...2 gamehama 2009-7-9 105672 Limerence 2024-8-7 15:15
[其它] 使用python定制开发IC工具  ...23 tyxuanyuanlx 2015-10-29 2312987 chipstar 2024-8-7 07:19
[求助] 有关使用synopsys VIP环境验证AXI 独立读写通道的功能  ...23 cugjack 2014-5-23 2121549 huanghx 2024-8-6 11:16
[求助] vcsmx编译vhdl文件的filelist anpengfei 2020-8-26 84682 anpengfei 2024-8-6 09:57
[求助] VCS 里面仿真的VHDL 信号名 有问题 求助 新人帖 2296811808 2024-8-3 3907 gesanghua1128 2024-8-5 19:13
[求助] 请教各位大神S家ahb vip如何设置端口信号的初始状态? steven_sun 2021-12-6 32558 Ka2ken 2024-8-5 17:10
[求助] 求一份uvmc-2.3.2.tar.gz 思慕悟言 2023-4-25 72886 发呆的园丁 2024-8-5 15:42
[讨论] 自动化验证Flow搭建 Cpual333 2020-4-28 64117 huanghx 2024-8-5 15:00
[原创] python芯片验证实战  ...2 yoyolala2018 2023-12-13 163888 15633589771 2024-8-5 14:50
[求助] 在questa sim中打开文件 小欢喜 2024-8-1 31063 小欢喜 2024-8-5 10:53
[原创] 数字车规芯片验证 新人帖 zxc1564614800 2024-8-1 41349 zxc1564614800 2024-8-4 22:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-6 11:44 , Processed in 0.014890 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块