Cadence有没有什么办法只编译检测文件语法，而不运行呢？

多多恰饭

Cadence有没有什么办法只编译检测文件语法，而不运行呢？
每次用Cadence搭建UVM框架时，都要把整个框架搭建好以后才能编译，有没有什么办法使每加入一个sv文件就检查一下文件的语法是否正确呢？
例如只写了transaction和driver，若这两个文件都没有语法错误，编译仅检查语法，而不运行仿真。
我了解到其他博主好像是在Makefile里有comp这条命令，终端直接make comp就能实现，但cadence中有无类似的操作呢？

saipolo

make comp的本质是啥？本质是makefile的comp目标下执行的是cadence的irun或者ncverilog命令行。