设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (102) |订阅

IC验证讨论 今日: 4 |主题: 6756|排名: 14 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 求助 ，对phy的理解。  ...2 skyhawkzx 2010-12-17 105865 gerry1812 2024-2-3 14:37
[求助] I2C在发送重复START之前，一定会回复NACK吗 误入百花深处 2024-1-22 3623 gerry1812 2024-2-3 14:25
[求助] vcs编译出错，用-full64命令后无法生成simv文件  ...2 dongmingyang 2016-5-24 1512318 gerry1812 2024-2-3 14:24
[求助] systemverilog DUT代码使用verdi看信号波形问题 许learner 2024-2-1 6633 gerry1812 2024-2-3 14:21
[原创] 在定义验证代码中变量的bit和logic类型时，对仿真会产生哪些影响呢？ 新人帖 桂花酒 2024-2-2 0591 桂花酒 2024-2-2 17:52
[求助] 现在大家主要用的是uvm1.2还是1800.2 851018986 2024-1-17 4684 时之沙 2024-2-2 14:59
[讨论] 讨论：目前AI运用到IC验证主要有哪些技术方向？ 追梦的猪猪 2024-1-26 3793 huikong2013 2024-2-1 16:09
[求助] 二进制数据写入文件 ICJJ 2024-1-31 1564 veryIC 2024-2-1 10:43
[求助] 写二进制数据文件 ICJJ 2024-1-29 8565 liuguangxi 2024-2-1 09:53
[求助] vcs报错member not found icstudywsq 2024-1-29 3586 gaurson 2024-1-30 17:48
[求助] s家的test suite和普通的vip有什么区别 masscqz 2024-1-2 41092 saipolo 2024-1-29 16:59
[求助] fsdb怎么带有libcell中的信号波形 花伴星空 2024-1-5 5954 idealm 2024-1-29 16:40
[解决] VCLP怎样用verdi打开 freemanhans 2022-12-8 91634 创芯101 2024-1-29 15:24
[求助] 关于类的使用中this的用法 icstudywsq 2024-1-24 2559 popkok 2024-1-27 20:23
[原创] SV中随机句柄的使用 attach_img hithust 2024-1-23 1827 aa511950071 2024-1-25 11:35
[求助] Cadence Perspec使用问题 attachment  ...2 孙莱维 2022-10-10 122680 海纳百川1 2024-1-24 14:49
[求助] uvm库文件`UVM_REG_DATA_WIDTH宏定义的修改问题 attach_img  ...2 宋凡 2019-10-10 146425 Kurania 2024-1-23 14:37
[求助] UVM clone， 如果两个成员句柄指向同一个对象， 只能复制其中一个 新人帖 attach_img liutang2010 2023-10-22 71333 tk66 2024-1-22 10:22
[求助] mordport会用到吗？ zhuimeng2020 2023-11-8 7819 tk66 2024-1-22 10:05
[求助] I2C的Clock synchronization和Arbitration突然搞不懂了？ attach_img 误入百花深处 2024-1-21 0620 误入百花深处 2024-1-21 00:20
[求助] Flash的read 和fast read命令，到底有什么区别？看起来只是多了个dummy cycle而已。 误入百花深处 2024-1-18 3804 误入百花深处 2024-1-19 12:32
[原创] Verilog/SystemVerilog Setup in Vim 新人帖 AlvinRolling 2024-1-10 2550 yuanpin318 2024-1-18 20:19
[原创] 有没有人一起拼路科v3的课？ BananaSuper 2024-1-5 71414 Johnmc104 2024-1-18 16:06
[求助] verdi 报错无法打开波形 菖蒲_ 2024-1-18 0597 菖蒲_ 2024-1-18 10:13
[求助] TSMC Flash IP 的使用问题  ...2 wuxiuying18 2018-11-16 148265 j635 2024-1-17 14:39
[原创] Flash的Block Erase Command的地址信息代表的是字节吗？ 误入百花深处 2024-1-16 2589 误入百花深处 2024-1-17 12:34
[求助] 寄存器模型配置DUT寄存器问题，谢谢大家 新人帖 起个名字好难啊 2024-1-10 2597 851018986 2024-1-17 10:53
[原创] synopsys的axi4总线的vip分配slave空间 attach_img 静默有时 2023-12-4 2811 kang98253 2024-1-13 11:38
[求助] 新人求助，想要使用dve查看波形时为什么选择不了信号？ icstudywsq 2024-1-7 1660 AlvinRolling 2024-1-11 19:34
[原创] iverilog对sv语法支持真的很差 erwang 2023-12-25 4745 ustszl 2024-1-11 15:36
[求助] FSDB FATAL ERROR, Rewinding time is prohibited attach_img boybeyond 2020-8-31 53222 zhengdengdeng 2024-1-10 16:58
悬赏 [求助] VCLP读取网表时报错如何解决 - [悬赏 36 信元资产] SGengiant 2024-1-9 0750 SGengiant 2024-1-9 17:23
[求助] xcelium仿真怎么使用vcs加密的代码？ zhiwenhao 2024-1-8 3834 zhiwenhao 2024-1-9 16:32
[求助] VCS报错：Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed. 新人帖 attach_img 薛定谔的青蛙 2022-6-18 63055 bl19970906 2024-1-8 14:56
[求助] vcs编译命令——时间参数模型 BellaYang 2024-1-5 21604 BellaYang 2024-1-8 09:05
下一页 »
1 ...141516171819202122... 194下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 20:28 , Processed in 0.032888 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块