IC仿真验证过程中，规模过大，编译、仿真慢，有什么常见的改善方法吗

似水如烟

仿真过程中，规模过大，导致编译、仿真慢，有哪些策略或者方法可以尝试改进

jimbo1006

把case写小一点，多个case同时跑

idealm

提供几种参考：
1. 通过编译、仿真选项，或者分离编译的方式可以加速编译、仿真过程；
2. 仿真时减少dump波形的层次和log的打印等；
3. 通过对DUT处理，跑某些case时用不到的模块，通过宏的方式把逻辑隔离掉，只保留一个空壳；
4. 通过socket和dpi搭建分布式仿真环境，一个机器只跑部分模块，通过socket交换接口数据，一般用于多芯片的联合仿真。

似水如烟

回复 3# idealm

前三种方法自己确实采用过。第四种没有用过，有待尝试。

太阳公子

分部编译，把dut和TB分开编译

86497689

回复 5# 太阳公子


   如何分布编译？请简单介绍一下，有没有参考资料？

glingsong

idealm 做过交换网芯片？ 第4条和当初我们部门的策略完全一样？
编译可以加 -j8 ，使用8个CPU core编译。仿真和规模有关，多核仿真性能提升有限。如果可以的话，建议使用行为模型替换其中仿真时间和规模大的部分。减少在大规模的TB/DUT中debug。

uunn69

多核仿真之前对性能提升有限，后来升级到VCS 2017之后，明显感觉好很多了，速度提升还是比较大的。

janelea

编译当然是要少编译此东西来提速了。
仿真如果使用的VCS，可以使用prof功能，分析一下仿真时间都花在哪里了，然后有针对性的想办法，prof可以在vcs手册上查到。

zzsjiayou

太阳公子 发表于 2018-1-11 11:10
分部编译，把dut和TB分开编译

你好，分块编译这里是如何做的，想请教一下。