在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 似水如烟

[求助] IC仿真验证过程中,规模过大,编译、仿真慢,有什么常见的改善方法吗

[复制链接]
发表于 2024-8-25 18:55:12 | 显示全部楼层


idealm 发表于 2018-1-9 11:28
提供几种参考:
1. 通过编译、仿真选项,或者分离编译的方式可以加速编译、仿真过程;
2. 仿真时减少dump波 ...


第四种是啥高级用法呀???对于chiplet那种哇??适用于多个die???
发表于 2024-9-11 16:34:16 | 显示全部楼层


bai252003 发表于 2024-8-25 18:55
第四种是啥高级用法呀???对于chiplet那种哇??适用于多个die???


现在vcs已经原生支持这种方法了,叫vcs distributed simulation,不需要自己写socket接口。具体应用可以自己去查查。至少多die的是很适合用这个的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-20 17:19 , Processed in 0.018104 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表