在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 341|回复: 1

[求助] 关于uvm_mem的使用问题

[复制链接]
发表于 2024-9-19 20:20:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位:

      最近正想给DUT里的几个RAM加RAL,但是,找到有关RAL的相关资料都是关于uvm_reg的,虽然都差不多,但是,在new的时候,它的几个参数我有点混淆,是应该写总线的位宽,还是RAM自己的位宽之类的。
      呃,简略的说,DUT中的RAM,连的总线位宽是32bit的,但是RAM的位宽是128bit的,RAM的深度是4096。地址算从0x0开始吧,那我应该在uvm_mem类中的new中,给它什么参数呢?然后在上层reg_block config它的时候,该给它什么参数呢?
发表于 2024-9-19 20:42:24 | 显示全部楼层
用vcs自带的脚本,写一下ralf文件,然后再定义一下后门访问函数就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:37 , Processed in 0.013113 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表