在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: TT50524

[资料] 从ASIC源代码到FPGA的转换——soc原型验证

[复制链接]
发表于 2015-1-12 16:07:29 | 显示全部楼层
good doc
发表于 2015-4-8 16:55:08 | 显示全部楼层
have  a  look
发表于 2015-4-23 10:32:14 | 显示全部楼层
桑德菲杰阿克苏的卷发是
发表于 2015-9-25 11:26:10 | 显示全部楼层
have  a  look
发表于 2016-4-25 09:49:11 | 显示全部楼层
回复 1# TT50524


   您好,请教两个问题,1.用fpga做soc的验证的时候,一般的做法是先子模块验证,都通过后,再整个soc系统验证吗?另外,整个soc系统一起验证一般时钟会有一定的问题,因为soc的系统频率比较高,甚至上GHz,在FPGA里面时序很难收敛,这是怎么处理的?
发表于 2023-8-21 14:28:52 | 显示全部楼层
下载学些了,谢谢!
发表于 2024-5-25 12:40:01 | 显示全部楼层
非常详尽具体,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:49 , Processed in 0.017533 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表