设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (170)|订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31159|排名: 5 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2025-1-14    
隐藏置顶帖 重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》  ...23456..19 jackzhang 2025-7-8 18031819 bjrr 2025-10-2 14:49
隐藏置顶帖 【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐 New 创芯讲堂运营 3 小时前 069 创芯讲堂运营 2025-9-30 10:43
隐藏置顶帖 按网友需求，收集的ISSCC 2008~2025 资料汇总  ...23456..234 jackzhang 2024-11-29 233687088 Seanyan99 1 小时前
隐藏置顶帖 请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了  ...23 jackzhang 2013-11-29 2637324 onepound 3 天前
隐藏置顶帖 万元大奖！PyAether【开放题目应答、自由作品征集、研究成果互认】征集全面开启！ 精华1  ...2 PyAether玩家 2025-7-12 113884 zhangshiwei 4 天前
隐藏置顶帖 工业电子元器件物料在线查询下载  ...23456 jackzhang 2024-6-3 5252797 lani09 2025-8-20 16:26
  版块主题   
Yuki_IC2024-12-159929zhh1242025-5-20 21:53
[求助] 跨时钟域同步，若两级寄存器之间的时序为刚好满足的状态，那么是不是就不能起到降低亚稳态的功能了？ 新人帖 KwonJunHyun 2025-9-10 7396 kk2009 13 分钟前
[求助] 有没有什么办法能读取分析rtl移除所有参数并把端口转化为网表类似的一维格式 New lolina 前天 15:05 2157 lolina 1 小时前
[求助] 如何在综合网表中添加Power_IO 新人帖 New 风城烟雨 3 天前 199 harry_hust 1 小时前
[求助] 关于使用ICG与AND门做时钟门控的时序检查 New 任大大 昨天 17:01 2129 harry_hust 1 小时前
[讨论] dft学习 New IC菜鸟无敌 前天 18:00 190 shaddoller 2 小时前
[讨论] DFT需要前端做什么？ New scutlee 昨天 00:47 5404 daodaier 2 小时前
[讨论] DDR模式 New scutlee 昨天 21:26 3133 zhangshiwei 2 小时前
[求助] 类似classAB结构的输出级 - [悬赏 30 信元资产] New mimmimhu 2 小时前 046 mimmimhu 2 小时前
[资料] XILINX FPGA Verilog编程大全 新人帖  ...23456 nuerhachidetian 2019-9-10 5220407 yzwbb2013 昨天 21:55
[资料] 分享一些jesd204b和PCIe的资料  ...2 yif1878 2023-12-7 153035 yzwbb2013 昨天 21:09
[统计] 应届生毕业工作意愿方向调查  ...23 固执的寻觅 2019-10-13 2219796 ICERS兼职 昨天 17:11
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~  ...23456..8 杰克 2021-7-10 7161966 1326870639 昨天 17:09
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市 senasdf 2025-8-20 61256 tfpwl_lj 昨天 16:41
[求助] 配置静态参数不需要做同步是否安全，亚稳态一定会稳定下来吗 新人帖 New simplezt 昨天 11:05 2134 simplezt 昨天 11:36
[原创] FPGA设计整洁代码3-信号命名和定义应该明确 chop147 2018-9-4 31773 mihoyo 昨天 10:53
[资料] ARM GIC600相关文档（中断管理） hanyusky10 2020-7-25 93774 hanyusky10 昨天 10:39
[求助] 不知道如何在设计中例化io_pad - [已解决]  ...2345 郑伟 2021-11-17 4417815 xiaoyuIC 昨天 10:04
设计文档模板  ...2 jackzhang 2003-10-20 1815492 yzwbb2013 前天 21:07
[原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ albe2t 2024-6-6 95121 ICERS兼职 前天 19:49
[统计] 你是用VHDL还是用Verilog HDL？  ...23456..89 buley 2011-9-8 888236004 dennisi123 前天 17:52
[原创] delta-sigma verilog程序  ...2 tyler861021 2018-5-21 145699 纸鹤之何 前天 15:18
[求助] 有没有正在做MTP的高校课题组，求助！！！ 新人帖 阿司匹雪 2025-9-9 3331 阿司匹雪 前天 14:59
[调查] 你用cadence工具多还是synopsys工具多？  ...23456..10 netshell 2018-4-17 9957043 zhangshiwei 前天 14:33
[调查] 你使用哪个数字P&R工具？ xylimm 2024-9-3 02129 xylimm 前天 11:38
[求助] DC如何使用gtech网表后继续综合？ New shiluo9 3 天前 2182 dikonpep 前天 11:20
[资料] vhdl verilog学习资料 feixuemeng 2024-11-26 91561 wenfu 前天 10:44
[原创] Xilinx FPGA NVMe主机控制器IP，高性能版本 axpro 2024-2-1 31558 axpro 前天 10:41
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程 新人帖 目光所至是远方 2022-12-28 87505 carolyn2309 前天 10:20
[求助] 经过flash的路径约束 New 桦桦 前天 09:32 2206 ilmkduse 前天 10:12
[资料] SD2.0和3.0协议中文版  ...234 851018986 2016-10-12 3818360 im.leo 3 天前
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？  ...23 Mr.F_zyd 2023-10-18 2616702 communicator 3 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 180127268 tangryshe 3 天前
论坛管理员-12024-11-1817734810fpga_c2025-6-16 11:11
DDR DQS信号的用途讨论  ...23456..10 jamyce 2004-7-30 9050367 msbmsbmsb 3 天前
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..26 hongbutiao 2012-11-27 251122671 871370416 3 天前
[求助] DDR4的DLL到底有什么用  ...2 zlllz120 2016-9-1 1414539 msbmsbmsb 3 天前
下一页 »
12345678910... 891下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 12:34 , Processed in 0.015491 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块