数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30093|排名: 18

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 / 5 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 发现一个天才 ...2 3	innovation 2021-6-27	2513443	dihoo123 2023-9-4 09:32
[原创] 作为一名女性ICer，能在这行干下去吗 ...2 3 4 5	夏尔 2019-11-4	4826367	tinybluebottle 2021-2-21 10:35
[原创] 分频电路（9分频）设计	不忘初心灬214 2019-8-15	86980	chf1 5 天前
[资料] verilog coding style ...2 3	VincentMa 2019-7-9	227582	zhuzhiqi 2021-12-31 16:47
[求助] 关于跨时钟域单bit信号的同步问题 ...2 3 4	IC.Michael 2019-4-10	3816513	dcrfyq 2023-9-28 23:18
[原创] 分享贴：刚完成的FPGA插值滤波器设计	chop147 2018-11-15	73378	我叫oi 2020-1-2 11:42
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！ ...2 3 4 5 6..30	rosshardware 2018-9-4	296122148	paley_p 2024-4-1 11:32
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们 ...2 3 4 5 6..13	rvisk 2017-12-15	12055052	lanse000 2021-6-28 22:37
[讨论] 8b/10b编码与GTX的恩怨情仇 ...2	qiurijian 2017-10-10	1611013	小强mach 2020-11-26 10:00
[原创] 今天面试把我问住了，大家给我个通用的答案吧，我觉得这块是短板。 ...2	qiurijian 2017-9-19	178143	ll_ago 2020-1-17 10:59
[原创] low power RTL 设计优化 ...2 3 4 5 6..30	yaya126 2017-9-9	296126586	binnq 6 天前
[原创] 分享我的h.264 decoder, Verilog源码与工程 ...2 3 4 5 6..12	eebinqiu 2017-5-24	11562666	disappear123 2022-10-29 23:45
[原创] 万兆以太网MAC帧CRC32算法 ...2 3 4	Danieliu 2017-5-23	3410689	SILENCE012100 2019-8-15 21:57
[原创] 做fpga不是你学到什么新知识，是方法。	sadlife1000 2017-4-22	12145	alex_leexiao 2017-4-24 08:13
[资料] FPGA实现的实时流水线连通域标记算法文档和代码	ccpp123 2017-1-20	32995	superd 2021-8-20 08:11
[原创] 完全异步复位电路设计危害 ...2 3 4 5 6..7	飘渺仙 2017-1-17	6122480	iNostory 2020-3-23 10:17
[原创] 用FPGA实现简单的UDP/IP通信 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18174289	zxr789 2024-4-15 22:30
[原创] 9年FPGA工作总结，苦海无涯，穷逼多 ...2 3 4 5 6..10	sadlife1000 2016-12-10	9454861	xxf1813 2022-12-30 17:36
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ ...2 3 4 5 6..15	hiwzy 2016-9-11	14289856	Ayala058 2023-9-13 15:31
[资料] Vivado使用误区与进阶 PDF ...2 3 4 5 6..30	zhouph 2016-8-3	29782836	qwe9991 2023-12-19 20:23
[原创] Verilog基本电路设计之四（去抖滤波） ...2 3 4	杰克淡定 2016-6-20	3528257	jfeta 2021-3-4 08:27
[原创] Verilog基本电路设计之三（异步FIFO） ...2 3 4 5 6..8	杰克淡定 2016-6-18	7642439	ttuan 2023-2-15 10:46
[原创] Verilog基本电路设计之二（时钟无缝切换） ...2 3 4 5 6..12	杰克淡定 2016-6-16	11670261	cmmjava 2024-4-4 13:47
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） ...2 3 4 5 6..14	杰克淡定 2016-6-15	13191902	Ali0617 2022-12-7 10:18
[原创] 京微雅格Primace 8.0发布以及简单安装使用方法	chinafpga 2016-5-17	24310	masaka_xlw 2019-1-16 08:18
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 ...2 3 4 5 6..16	eebinqiu 2016-2-15	15961971	im.leo 2024-1-10 16:45
[原创] 千兆以太网 TCP， UDP协议， FPGA实现 ...2 3 4 5 6..12	eebinqiu 2016-2-1	11660927	chinest2010 2023-7-26 15:03
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..309	gvi-tech 2015-12-21	3084304696	屁屁凉 4 天前
[原创] 基于XILINX的FPGA开发板设计的AES 128bit加解密算法 ...2 3 4 5 6..9	丧尸暴龙兽 2015-11-22	8325381	willtuna 2023-5-9 23:10
[原创] ic行业应届毕业生求职记录 ...2 3	nixiaodao 2015-10-14	2713443	善良的绅士 2018-6-25 23:48
[原创] 直流电机PWM产生电路,Verilog实现 ...2 3	xinzaihenhao 2015-10-4	2912972	zxyglx 2021-4-21 12:15
[原创] 基于FPGA之低速协议设计实验手稿及源码 ...2 3 4 5 6..19	qinzhanao 2015-8-5	18972920	苦学僧 2022-8-25 17:29
[讨论] Spartan6的DDR调试（完成）	xianrenwang 2015-6-3	79107	jpbrown19 2016-8-1 14:04
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ ...2 3 4 5 6..46	dzplay 2015-5-23	459131057	signal951 2024-4-3 15:46
[原创] 建立时间、保持时间、建立余量、保持余量的理解 ...2	cornhill 2015-4-24	137967	crius 2018-4-19 22:11

12 3 4 5 / 5 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30093|排名: 18

快速发帖

站长推荐 /2