在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6535|排名: 29 

[求助] lvs仿真*Error* eval: undefined function  ...2 mengqian 2020-4-15 135848 BJUTZZM 2024-3-11 18:21
悬赏 [求助] vcs dve 多个代码覆盖率合并出现的warning问题 新人帖 - [悬赏 130 信元资产] attach_img  ...2 fangxing523 2020-11-19 137608 851018986 2022-9-24 11:55
悬赏 [求助] uvm_reg_bit_bash_test 新人帖 - [悬赏 10 信元资产]  ...2 海思模拟ic 2020-11-20 133595 yesnyes 2024-3-3 13:23
[求助] Systemverilog中函数可以调用任务,但只能在fork joinnone生成的线程中? attach_img  ...2 小科白菜 2021-7-26 134011 小科白菜 2021-8-2 10:57
悬赏 [求助] LVS又又又又又又出现错误了,饶了我吧... - [阅读权限 255]- [已解决] attach_img  ...2 北风1号 2021-10-28 131722 北风1号 2021-10-30 09:10
[求助] [已解决]为什么SV写的两个monitor收集的数据时间是一样的 新人帖 attach_img  ...2 ytcxzh928 2021-11-20 133641 ytcxzh928 2021-11-24 19:23
[求助] Verdi看波形  ...2 新嘴小王安子 2021-12-8 134283 zhangdeshuai 2021-12-15 18:37
[求助] UVM的重载及main_phase  ...2 hillhwchen 2022-1-17 134819 笃定 2022-1-19 11:22
[求助] UVM factory create_component_by_name attach_img  ...2 许晴125 2022-3-30 133027 许晴125 2022-4-1 09:07
[求助] 在sequence如何直接利用路径访问DUT的信号  ...2 barbossa 2022-4-7 133492 yjcruz 2022-4-9 21:35
[求助] Verdi 打开fsdb无波形和代码显示 新人帖 attach_img  ...2 JIANGNNA 2022-4-18 137517 willchen 2024-4-21 11:42
[求助] 怎样才能在run_test()里不加case名的情况下跑通仿真。 attach_img  ...2 超超0508 2022-4-28 133906 verify0906 2022-5-13 22:13
悬赏 [求助] 后仿问题 - [悬赏 100 信元资产] attach_img  ...2 郑伟 2022-7-26 133595 gaurson 2022-7-28 17:42
[求助] 功率器件高温漏电和耐压退化问题  ...2 xiaoxiuguang 2010-1-12 127984 末家的橙子 2023-7-1 23:07
[求助] 请教大家一个CALVIEW.CELLMAP的问题  ...2 haiwang 2010-6-1 1222986 liaohero 2019-7-29 14:23
[求助] ASIC的FPGA原型 验证  ...2 追天鹅的青蛙 2010-7-20 126015 nativeda 2017-11-8 13:51
[求助] questasim6.6b運行UVM沒有rand的lic  ...2 guchance 2010-10-17 125084 zhouph 2011-7-6 01:36
[求助] 关于TCL脚本变量调用的问题?  ...2 meijingguoyu 2010-11-15 124431 yangzhuli 2011-4-3 14:30
[求助] 新手求助:redhat 装完cadence ic610后不能编辑 提示如图错误 attach_img  ...2 mz1989 2010-12-3 124432 2550470289zhang 2014-5-2 19:44
[求助] 做微电子需要学习哪些基础课  ...2 tianbin_g 2011-3-11 126148 kudzus 2011-4-26 16:47
[求助] 菜鸟来问:verilog怎么调用systemc的module?  ...2 oscillator_cn1 2011-3-15 125883 Andy126 2018-12-16 15:07
[求助] 关于vcs的option---debug_access+all的作用是啥? attach_img  ...2 桅杆 2019-3-28 1212189 Carl_0522 2023-11-4 14:36
悬赏 [求助] IC验证&测试 - [悬赏 1 信元资产]  ...2 zk314335084 2011-7-13 126355 coolwind1988 2011-8-9 12:33
[求助] 快崩溃了,请高手指教!--Questasim6.4c clocking采样问题!  ...2 Phirix 2011-8-7 125167 tjuyfb 2012-7-21 23:11
[求助] OVM&VMM各自是什么意思啊?  ...2 danglang 2011-8-15 1212504 sudheeranala 2015-9-7 12:13
[求助] formality的match的机制  ...2 odielpx 2011-11-15 125878 cheernixue 2011-11-20 19:53
[求助] 请教:VCS仿真中,如何发现寄存器的不定态  ...2 gordonyjh 2012-2-10 127100 mindy_xj 2016-3-22 14:20
[求助] systemverilog里面怎么吧字符串和变量连起来?  ...2 zzczx 2012-2-24 1219176 yongyuan_3166 2018-5-22 11:40
[求助] 请教,questasim 10.a能否仿真uvm1.1?  ...2 hello_2000 2012-3-27 129596 lyu 2016-3-29 23:21
[求助] 关于VCS。。给跪了。求指教  ...2 duhanyu0516 2012-4-3 124946 xinmeng6393 2013-12-2 10:32
[求助] 求助 VCS仿真 卡住了  ...2 javasun 2012-5-29 1213293 小支 2013-8-1 20:48
[求助] 求助:关于uvm的transaction的问题  ...2 oscillator_cn1 2012-6-7 127360 太阳公子 2016-9-2 15:50
[求助] 求助:uvm_do_with如何给一个动态数组赋值  ...2 oscillator_cn1 2012-6-28 1212060 FLYBEAN2010 2017-4-12 21:09
[求助] 求助:Verdi如何利用脚本自动加载波形??  ...2 yushuiyang1986 2012-7-2 1311565 jiegeng66 2017-7-14 14:43
[求助] 求助:如何将两个不同driver发送的sequence放到一起?  ...2 oscillator_cn1 2012-7-9 125197 oscillator_cn1 2012-7-11 09:28
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 07:51 , Processed in 0.025686 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块