设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 菜鸟来问：verilog怎么调用systemc的module？ ...
12
返回列表 发新帖
楼主: oscillator_cn1

[求助] 菜鸟来问：verilog怎么调用systemc的module？

[复制链接]
似水如烟
发表于 2016-10-9 15:48:03 | 显示全部楼层
vcs就可以。sv部分和v用接口接一下就可以了，代码放到一个list里，vcs编译的时候加上sv的命令选项就可以了
回复 支持 反对

举报

似水如烟
发表于 2016-10-9 15:50:31 | 显示全部楼层
vcs就可以。sv部分和v用接口接一下就可以了，代码放到一个list里，vcs编译的时候加上sv的命令选项就可以了
回复 支持 反对

举报

Andy126
发表于 2018-12-16 15:07:32 | 显示全部楼层
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 17:48 , Processed in 0.013991 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表