设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6542|排名: 20 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 第一次用SENTAURUS，结果找了DIODE这个例子，这个例子是不是不全呀 attach_img  ...23 hokee 2011-5-4 206279 kora17 2016-6-3 10:49
[求助] 使用开源iverilog编译uvm  ...2 zhangdeshuai 2020-1-28 186350 smhr 2023-2-12 12:12
[求助] verdi 报错：The KDB has been deleted by other processes. Regenerate the KDB; otherwise, you may get unexpected res... 新人帖 attach_img  ...2 xj0077 2021-6-7 116268 ICstudent 2023-5-31 00:59
[求助] XA VCS混仿编译问题  ...2 e_epsh 2017-9-27 106319 奥卡宴 2020-7-23 09:19
[求助] 求助:如何在UVM验证环境中增加某个时刻对DUT内部存储的读写？  ...2 oscillator_cn1 2012-11-16 166243 oscillator_cn1 2014-9-19 08:41
[求助] 用NCverilog 仿真，加入sdf后，工具提示将负值变为0了，求大神解答~ dennisi123 2013-6-10 86254 starrymorn 2015-2-11 09:40
[求助] 求助：在systemverilog的task中只能用阻塞赋值么？  ...2 oscillator_cn1 2013-4-2 156302 zsy5460 2019-5-21 14:29
[求助] systemc与verilog联合仿真 attach_img lilyzhong 2014-4-24 96225 Andy126 2018-12-16 12:05
[求助] 为什么还要做gate-level simulation  ...2 yuanpin318 2010-11-3 186237 blackAJ 2011-2-22 18:46
悬赏 [求助] 新手求VERILOG解决方法 - [悬赏 80 信元资产]  ...2 dongzhiliange8 2010-5-10 156256 ligang1986718 2013-12-21 12:17
[求助] UVM中如何精准控制仿真结束？ liheng369 2017-11-6 56232 zw84611 2017-11-21 18:31
[求助] 做微电子需要学习哪些基础课  ...2 tianbin_g 2011-3-11 126185 kudzus 2011-4-26 16:47
[求助] formality中奇怪的undriven ports chineselboy 2012-10-21 56217 suzfile_ccore 2016-5-27 16:20
[求助] 有和我一样的验证小白一起拼网课的吗  ...23 河畔柳树 2019-10-17 216266 289865140 2020-2-19 13:36
[求助] tluplus是什么文件，都包括什么？笨鸟先问。。 laywen1005 2012-10-15 76169 Heller_sun 2016-7-30 14:35
[求助] I2C里面SCL是周期性的吗？ attachment  ...2 frankobvip 2019-11-26 136249 frankobvip 2019-12-5 17:37
[求助] 请教个后仿的问题！ ztspac 2016-1-26 96151 wukgsun 2020-12-11 11:09
[求助] 求助：关于UVM中的config类  ...2 oscillator_cn1 2012-6-9 116213 512539378 2015-9-8 21:41
[求助] modelsim的后仿真问题 a7126317 2010-5-24 86228 taku2006 2013-11-6 22:45
[求助] 关于PT的一个小问题 attach_img  ...2 zheng070608138 2013-5-7 156154 秦剑心 2023-10-30 20:27
悬赏 [求助] UVM验证平台 - [悬赏 10 信元资产]  ...2 happy_SINGLE 2015-10-5 126159 speecurity 2015-10-10 14:30
[求助] Asseration的实际应用场景？  ...2 zqq624723237 2018-8-16 126112 iNostory 2020-10-30 22:05
[求助] 关于questasim对systemverilog的语法支持程度问题  ...2 1216exit 2011-3-23 146127 herui112112 2012-6-29 16:52
[求助] 关于UVM源码里面的register model的do_read_check困惑 attachment  ...2 唯爱六花酱 2016-1-29 146129 bensonlol 2018-12-3 22:59
[求助] questa sim第一次跑hello_world 出现error 望高手指教 attach_img  ...2 javasun 2012-9-20 106072 justin0428 2014-3-18 23:48
[求助] synopsys discovery vip需要license吗 creese 2014-4-22 56126 nasirkhanpak25 2021-7-29 16:49
[求助] i2c设计的时序约束问题  ...2 zzczx 2012-6-8 106040 rcliu1973 2017-12-26 18:19
[求助] function coverage问题 attach_img  ...2 aluowell 2015-6-2 136083 潇文武 2023-6-14 15:45
[求助] 关于VCS2014仿真过不了，生成不了simv的问题 新人帖 attach_img IC_future 2020-6-26 86079 HollowYears 2022-4-24 22:41
[求助] 如何在verdi支持sv语法 izhouhai 2016-1-28 56071 izhouhai 2017-4-20 17:44
[求助] 一年验证菜鸟 要不要听公司的话转后端  ...234 yn1315247123 2021-6-7 306092 小李真帅啊 2021-7-1 17:08
[求助] Modelsim如何没有图形化界面  ...2 renninger1 2010-7-20 136008 gerry1812 2011-5-6 00:02
[求助] ASIC的FPGA原型 验证  ...2 追天鹅的青蛙 2010-7-20 126030 nativeda 2017-11-8 13:51
[求助] 使用simvision察看ovm内的对象和信号 huanguestc002 2014-1-27 66061 猪孩宝宝 2017-2-21 16:36
[求助] fsdbextract截取波形失败 attach_img  ...2 anpengfei 2021-1-15 126034 laipizhuanshu 2023-5-24 16:27
下一页 »
1 ...101112131415161718... 129下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 12:19 , Processed in 0.028379 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块