关于PT的一个小问题

everglen · 发表于 2013-5-14 23:16:13

关注下 ~~

我也要当学术帝 · 发表于 2016-12-21 09:59:04

回复 2# lordlion

学习了~

1206718588 · 发表于 2017-2-21 20:08:03

回复 5# lordlion
请问一下我用的是门级网表的.v文件为什么也出现了和楼主同样的问题呢看您能不能看一下

read_verilog MCU52.v

其中MCU52.v这个文件是DC综合后write出的一个门级网表文件，在该文件内顶层模块叫MCU_TOP，顶层模块之下有很多子模块，
比如glue_pic，arbRAM等，但现在就是说这些子模块 Unable to resolve reference

某个子模块