在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: yuanpin318

[求助] 为什么还要做gate-level simulation

[复制链接]
发表于 2011-1-20 21:00:40 | 显示全部楼层
2楼说的最对
发表于 2011-1-27 16:50:12 | 显示全部楼层
CDC,Post-sim都是double checking,前些年做得少,但随着设计越来越大,越来越复杂,也越来越有必要做。
但一般做post-sim都只选择1-2个general的case做,一来速度慢,二来也没有必要全部回归。
发表于 2011-2-20 17:10:55 | 显示全部楼层
Synthesis and optimization the design...
发表于 2011-2-21 03:40:37 | 显示全部楼层
还有一点就是功耗分析,在门级更精确些
 楼主| 发表于 2011-2-21 09:38:53 | 显示全部楼层
agree with feiying_cq
发表于 2011-2-21 10:11:37 | 显示全部楼层
回复 1# yuanpin318


    gate level仿真还是很重要的,对比无误只是表象的,最重要的是因为使用gate level之后副加上了很多物理性能,更接近实际
发表于 2011-2-21 10:31:31 | 显示全部楼层
主要是因为STA得CONSTRAIN是人写的,怕出错!
另外跨CLOCK Domain得检查后仿要做的!
 楼主| 发表于 2011-2-21 10:44:41 | 显示全部楼层
In fact, I haven't found the bugs in pos-sim, so doubt.
发表于 2011-2-22 18:46:16 | 显示全部楼层
大東西postsim做不來 那個複雜度太高 花時間太長 跑個reset flow check一下就可以.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 01:33 , Processed in 0.018790 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表